高速串行差分信號的設(shè)計特征論文

導(dǎo)語：高速串行差分信號的設(shè)計特征論文一文來源于網(wǎng)友上傳，不代表本站觀點，若需要原創(chuàng)文章可咨詢客服老師，歡迎參考。

摘要:隨著電子設(shè)計技術(shù)的不斷進步，要求更高速率信號的互聯(lián)。在傳統(tǒng)并行同步數(shù)字信號的數(shù)位和速率將要達到極限的情況下，開始轉(zhuǎn)向從高速串行信號尋找出路。本文將簡單介紹了高速串行差分信號的設(shè)計。

一、前言

隨著近幾年對速率的要求快速提高，新的總線協(xié)議不斷的提出更高的速率。傳統(tǒng)的總線協(xié)議已經(jīng)不能夠滿足要求了。串行總線由于更好的抗干擾性，和更少的信號線，更高的速率獲得了眾多設(shè)計者的青睞。而串行總線又尤已差分信號的方式為最多。而在我們的項目中的PCI-Express串行信號線正采用了LVDS技術(shù)。

二、串行LVDS信號的PCB設(shè)計

2.1差分信號的概念和有點

差分信號（DifferentialSignal）在高速電路設(shè)計中的應(yīng)用越來越廣泛，電路中最關(guān)鍵的信號往往都采用差分結(jié)構(gòu)設(shè)計。何為差分信號？通俗地說，就是驅(qū)動端發(fā)送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來判斷邏輯狀態(tài)“0”還是“1”，而承載差分信號的那一對走線。差分信號與普通的單端信號走線相比，最明顯的優(yōu)勢體現(xiàn)在以下三個方面:

抗干擾能力強。因為兩根差分走線之間的耦合很好，當(dāng)外界存在噪音干擾時，幾乎是同時被耦合到兩條線上，而接收端關(guān)心的只是兩信號的差值，所以外界的共模噪聲可以被完全抵消。能有效抑制EMI.由于兩根信號的極性相反，他們對外輻射的電磁場可以互相抵消。耦合的越緊密，相互抵消的磁力線就越多。泄露到外界的電磁能量越少。

時序定位精確。由于差分信號的開關(guān)變化是位于兩個信號的焦點，而不像普通的單端信號依靠高低兩個閥值電壓判斷，因而受工藝，溫度的影響小，能降低時序上的誤差，同時也更適合于低幅度信號的電路。目前流行的LVDS就是指這種小振幅的差分信號技術(shù)。

2.2LVDS信號在PCB上的設(shè)計要點

LVDS信號被廣泛的應(yīng)用于計算機、通信以及消費電子領(lǐng)域，并被以PCI-Express為代表的第三代I/O標(biāo)準(zhǔn)中采用，而在我們的項目中PCI-Express信號正是采用LVDS信號。LVDS信號不僅是差分信號，而且還是高速數(shù)字信號。因此LVDS傳輸煤質(zhì)不管使用的是PCB線還是電纜，都必須采取措施防止信號早煤質(zhì)終端發(fā)生反射，同時應(yīng)減少電磁干擾以保證信號的完整性。只要我們在布線時考慮到以上這些要素，設(shè)計高速差分線路板并不很困難。LVDS信號在PCB上的設(shè)計要點：

布成多層版。有LVDS的電路板一般都要布成多層板。由于LVDS信號屬于高速信號，與其相鄰的層應(yīng)為地層，對LVDS信號進行敝屏防止干擾。對于密度不是很大的板子，在物理空間條件允許的情況下，最好將LVDS信號與其他信號別放在不同的層。LVDS信號阻抗計算與控制。LVDS信號的電壓擺幅只有350mV，適于電流驅(qū)動的差分信號方式工作。為了確保信號在傳輸線當(dāng)中傳播時不受反射信號的影響，LVD信號要求傳輸線阻抗受控，通常差分抗阻為100+\-10Ω阻抗控制的好壞直接影響信號完整性及延遲。如何對其進行阻抗控制呢？

確定走線模式、參數(shù)及阻抗計算。LVDS分外層微帶線差分模式和內(nèi)層帶狀線差分模式。阻抗可以通過合理設(shè)計參數(shù)，利用相關(guān)軟件計算得出。通過計算，阻抗值與絕緣層厚度成正比，與介電常數(shù)、導(dǎo)線的厚度及寬度成反比。

走平行等距線及緊耦合原則。確定走線線寬及間距后，在走線時嚴格按照計算出的線寬和間距，兩線的間距要一直保持不變，也就是要保持平行（可以放圖）。同時在計算線寬和間距是最好遵守緊耦合的原則，也就是差分對線間距小于或等于線寬。當(dāng)兩條差分信號線距離很近時，電流傳輸方向相反，其磁場相互抵消，電場相互耦合，電磁輻射也要小的多。而且要兩條線走在同一層，避免分層走線。因為在PCB板的實際加工過程中，由于層疊之間的層壓對精確度大大低于同層蝕刻精度，以及層壓過程中的介質(zhì)流失，不能保證差分線的間距等于層間介質(zhì)厚度，會造成層間差分對的差分阻抗變化。

走短線、直線。為確保信號的質(zhì)量，LVDS差分對走線應(yīng)該盡可能地短而直，減少布線中的過孔數(shù)，避免差分對布線太長，出現(xiàn)太多的拐彎，拐彎盡量用45°或弧線，避免90°拐彎。

不同差分線對間處理。LVDS對走線方式的選擇沒有限制，微帶線和帶狀線均可，但是必須注意要1有良好的參考平面。對不同差分線之間的間距要求間隔不能太小，至少應(yīng)大于3-5倍差分線間距。必要時在不同差分線對之間加地孔隔離以防止相互間的串?dāng)_。LVDS信號盡量遠離其他信號。

LVDS差分信號不可信號以跨平面分割。盡量兩根差分信號互為回流路徑，跨分割不會割斷信號的回流，但是跨分割部分的傳輸線會因為缺少參考平面而導(dǎo)致阻抗的不連續(xù)。公務(wù)員之家

接收端的匹配電阻的布局。對接收端的匹配電阻到接收管腳的距離要盡量靠近。同時匹配電阻的精度要控制。你對于點到點的拓撲，走線的阻抗通常控制在100,但匹配電阻可以根據(jù)實際的情況進行調(diào)整。電阻的精確度最好是1%-2%因為根據(jù)經(jīng)驗，10%的阻抗不匹配就會產(chǎn)生5%的反射。

三、結(jié)語

有以上分析可知，在高速串行信號的設(shè)計中，不僅考慮電路設(shè)計，其版圖設(shè)計也很重要，而隨著信號的頻率越來越大，影響信號的延時、串?dāng)_、信號完整性等因素越來越復(fù)雜。同時控制這些因素的影響也越來越困難，工程師必須深入的分析布線設(shè)計，科學(xué)的分析方法，才能給復(fù)雜的高速設(shè)計正確的指導(dǎo)，減少修正周期確保設(shè)計成功。

參考文獻

HowardJohnson，MartinGraham.高速數(shù)字設(shè)計[M],電子工業(yè)出版社,2004