模擬集成電路的設(shè)計(jì)范文

導(dǎo)語：如何才能寫好一篇模擬集成電路的設(shè)計(jì)，這就需要搜集整理更多的資料和文獻(xiàn)，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

關(guān)鍵詞：IP技術(shù) 模擬集成電路 流程

中圖分類號：TP3 文獻(xiàn)標(biāo)識碼：A 文章編號：1674-098X（2013）03（b）-00-02

1 模擬集成電路設(shè)計(jì)的意義

當(dāng)前以信息技術(shù)為代表的高新技術(shù)突飛猛進(jìn)。以信息產(chǎn)業(yè)發(fā)展水平為主要特征的綜合國力競爭日趨激烈，集成電路（IC，Integrated circuit）作為當(dāng)今信息時(shí)代的核心技術(shù)產(chǎn)品，其在國民經(jīng)濟(jì)建設(shè)、國防建設(shè)以及人類日常生活的重要性已經(jīng)不言

而喻。

集成電路技術(shù)的發(fā)展經(jīng)歷了若干發(fā)展階段。20世紀(jì)50年代末發(fā)展起來的屬小規(guī)模集成電路（SSI），集成度僅100個(gè)元件；60年展的是中規(guī)模集成電路（MSI），集成度為1000個(gè)元件；70年代又發(fā)展了大規(guī)模集成電路，集成度大于1000個(gè)元件；70年代末進(jìn)一步發(fā)展了超大規(guī)模集成電路（LSI），集成度在105個(gè)元件；80年代更進(jìn)一步發(fā)展了特大規(guī)模集成電路，集成度比VLSI又提高了一個(gè)數(shù)量級，達(dá)到106個(gè)元件以上。這些飛躍主要集中在數(shù)字領(lǐng)域。

（1）自然界信號的處理：自然界的產(chǎn)生的信號，至少在宏觀上是模擬量。高品質(zhì)麥克風(fēng)接收樂隊(duì)聲音時(shí)輸出電壓幅值從幾微伏變化到幾百微伏。視頻照相機(jī)中的光電池的電流低達(dá)每毫秒幾個(gè)電子。地震儀傳感器產(chǎn)生的輸出電壓的范圍從地球微小振動(dòng)時(shí)的幾微伏到強(qiáng)烈地震時(shí)的幾百毫伏。由于所有這些信號都必須在數(shù)字領(lǐng)域進(jìn)行多方面的處理，所以我們看到，每個(gè)這樣的系統(tǒng)都要包含一個(gè)模一數(shù)轉(zhuǎn)換器（AD，C）。

（2）數(shù)字通信：由于不同系統(tǒng)產(chǎn)生的二進(jìn)制數(shù)據(jù)往往要傳輸很長的距離。一個(gè)高速的二進(jìn)制數(shù)據(jù)流在通過一個(gè)很長的電纜后，信號會(huì)衰減和失真，為了改善通信質(zhì)量，系統(tǒng)可以輸入多電平信號，而不是二進(jìn)制信號。現(xiàn)代通信系統(tǒng)中廣泛采用多電平信號，這樣，在發(fā)射器中需要數(shù)一模轉(zhuǎn)換器（DAC）把組合的二進(jìn)制數(shù)據(jù)轉(zhuǎn)換為多電平信號，而在接收器中需要使用模一數(shù)轉(zhuǎn)換器（ADC）以確定所傳輸?shù)碾娖健?/p>

（3）磁盤驅(qū)動(dòng)電子學(xué)計(jì)算機(jī)硬盤中的數(shù)據(jù)采用磁性原理以二進(jìn)制形式存儲。然而，當(dāng)數(shù)據(jù)被磁頭讀取并轉(zhuǎn)換為電信號時(shí)，為了進(jìn)一步的處理，信號需要被放大、濾波和數(shù)字化。

（4）無線接收器：射頻接收器的天線接收到的信號，其幅度只有幾微伏，而中心頻率達(dá)到幾GHz。此外，信號伴隨很大的干擾，因此接收器在放大低電平信號時(shí)必須具有極小噪聲、工作在高頻并能抑制大的有害分量。這些都對模擬設(shè)計(jì)有很大的挑戰(zhàn)性。

（5）傳感器：機(jī)械的、電的和光學(xué)的傳感器在我們的生活中起著重要的作用。例如，視頻照相機(jī)裝有一個(gè)光敏二極管陣列，以將像點(diǎn)轉(zhuǎn)換為電流；超聲系統(tǒng)使用聲音傳感器產(chǎn)生一個(gè)與超聲波形幅度成一定比例的電壓。放大、濾波和A/D轉(zhuǎn)換在這些應(yīng)用中都是基本的功能。

（6）微處理器和存儲器：大量模擬電路設(shè)計(jì)專家參與了現(xiàn)代的微處理器和存儲器的設(shè)計(jì)。許多涉及到大規(guī)模芯片內(nèi)部或不同芯片之間的數(shù)據(jù)和時(shí)鐘的分布和時(shí)序的問題要求將高速信號作為模擬波形處理。而且芯片上信號間和電源間互連中的非理想性以及封裝寄生參數(shù)要求對模擬電路設(shè)計(jì)有一個(gè)完整的理解。半導(dǎo)體存儲器廣泛使用的高速/讀出放大器0也不可避免地要涉及到許多模擬技術(shù)。因此人們經(jīng)常說高速數(shù)字電路設(shè)計(jì)實(shí)際上是模擬電路的

設(shè)計(jì)。

2 模擬集成電路設(shè)計(jì)流程概念

在集成電路工藝發(fā)展和市場需求的推動(dòng)下，系統(tǒng)芯片SOC和IP技術(shù)越來越成為IC業(yè)界廣泛關(guān)注的焦點(diǎn)。隨著集成技術(shù)的不斷發(fā)展和集成度的迅速提高，集成電路芯片的設(shè)計(jì)工作越來越復(fù)雜，因而急需在設(shè)計(jì)方法和設(shè)計(jì)工具這兩方面有一個(gè)大的變革，這就是人們經(jīng)常談?wù)摰脑O(shè)計(jì)革命。各種計(jì)算機(jī)輔助工具及設(shè)計(jì)方法學(xué)的誕生正是為了適應(yīng)這樣的要求。

一方面，面市時(shí)間的壓力和新的工藝技術(shù)的發(fā)展允許更高的集成度，使得設(shè)計(jì)向更高的抽象層次發(fā)展，只有這樣才能解決設(shè)計(jì)復(fù)雜度越來越高的問題。數(shù)字集成電路的發(fā)展證明了這一點(diǎn)：它很快的從基于單元的設(shè)計(jì)發(fā)展到基于模塊、IP和IP復(fù)用的

設(shè)計(jì)。

另一方面，工藝尺寸的縮短使得設(shè)計(jì)向相反的方向發(fā)展：由于物理效應(yīng)對電路的影響越來越大，這就要求在設(shè)計(jì)中考慮更低層次的細(xì)節(jié)問題。器件數(shù)目的增多、信號完整性、電子遷移和功耗分析等問題的出現(xiàn)使得設(shè)計(jì)日益復(fù)雜。

3 模擬集成電路設(shè)計(jì)流程

3.1 模擬集成電路設(shè)計(jì)系統(tǒng)環(huán)境

集成電路的設(shè)計(jì)由于必須通過計(jì)算機(jī)輔助完成整個(gè)過程，所以對軟件和硬件配置都有較高的要求。

（1）模擬集成電路設(shè)計(jì)EDA工具種類及其舉例

設(shè)計(jì)資料庫―Cadence Design Framework11

電路編輯軟件―Text editor/Schematic editor

電路模擬軟件―Spectre，HSPICE，Nanosim

版圖編輯軟件―Cadence virtuoso，Laker

物理驗(yàn)證軟件―Diva，Dracula，Calibre，Hercules

（2）系統(tǒng)環(huán)境

工作站環(huán)境；Unix-Based作業(yè)系統(tǒng)；由于EDA軟件的運(yùn)行和數(shù)據(jù)的保存需要穩(wěn)定的計(jì)算機(jī)環(huán)境，所以集成電路的設(shè)計(jì)通常采用Unix-Based的作業(yè)系統(tǒng)，如圖1所示的工作站系統(tǒng)。現(xiàn)在的集成電路設(shè)計(jì)都是團(tuán)隊(duì)協(xié)作完成的，甚至工程師們在不同的地點(diǎn)進(jìn)行遠(yuǎn)程協(xié)作設(shè)計(jì)。EDA軟件、工作站系統(tǒng)的資源合理配置和數(shù)據(jù)庫的有效管理將是集成電路設(shè)計(jì)得以完成的重要保障。

3.2 模擬集成電路設(shè)計(jì)流程概述

根據(jù)處理信號類型的不同，集成電路一般可以分為數(shù)字電路、模擬電路和數(shù)模混合集成電路，它們的設(shè)計(jì)方法和設(shè)計(jì)流程是不同的，在這部分和以后的章節(jié)中我們將著重講述模擬集成電路的設(shè)計(jì)方法和流程。模擬集成電路設(shè)計(jì)是一種創(chuàng)造性的過程，它通過電路來實(shí)現(xiàn)設(shè)計(jì)目標(biāo)，與電路分析剛好相反。電路的分析是一個(gè)由電路作為起點(diǎn)去發(fā)現(xiàn)其特性的過程。電路的綜合或者設(shè)計(jì)則是從一套期望的性能參數(shù)開始去尋找一個(gè)令人滿意的電路，對于一個(gè)設(shè)計(jì)問題，解決方案可能不是唯一的，這樣就給予了設(shè)計(jì)者去創(chuàng)造的機(jī)會(huì)。

模擬集成電路設(shè)計(jì)包括若干個(gè)階段，設(shè)計(jì)模擬集成電路一般的過程。

（l）系統(tǒng)規(guī)格定義；（2）電路設(shè)計(jì)；（3）電路模擬；（4）版圖實(shí)現(xiàn)；（5）物理驗(yàn)證；（6）參數(shù)提取后仿真；（7）可靠性分析；（8）芯片制造；（9）測試。

除了制造階段外，設(shè)計(jì)師應(yīng)對其余各階段負(fù)責(zé)。設(shè)計(jì)流程從一個(gè)設(shè)計(jì)構(gòu)思開始，明確設(shè)計(jì)要求和進(jìn)行綜合設(shè)計(jì)。為了確認(rèn)設(shè)計(jì)的正確性，設(shè)計(jì)師要應(yīng)用模擬方法評估電路的性能。

這時(shí)可能要根據(jù)模擬結(jié)果對電路作進(jìn)一步改進(jìn)，反復(fù)進(jìn)行綜合和模擬。一旦電路性能的模擬結(jié)果能滿足設(shè)計(jì)要求就進(jìn)行另一個(gè)主要設(shè)計(jì)工作―電路的幾何描述（版圖設(shè)計(jì)）。版圖完成并經(jīng)過物理驗(yàn)證后需要將布局、布線形成的寄生效應(yīng)考慮進(jìn)去再次進(jìn)行計(jì)算機(jī)模擬。如果模擬結(jié)果也滿足設(shè)計(jì)要求就可以進(jìn)行制造了。

3.3 模擬集成電路設(shè)計(jì)流程分述

（1）系統(tǒng)規(guī)格定義

這個(gè)階段系統(tǒng)工程師把整個(gè)系統(tǒng)和其子系統(tǒng)看成是一個(gè)個(gè)只有輸入輸出關(guān)系的/黑盒子，不僅要對其中每一個(gè)進(jìn)行功能定義，而且還要提出時(shí)序、功耗、面積、信噪比等性能參數(shù)的范圍要求。

（2）電路設(shè)計(jì)

根據(jù)設(shè)計(jì)要求，首先要選擇合適的工藝制程；然后合理的構(gòu)架系統(tǒng)，例如并行的還是串行的，差分的還是單端的；依照架構(gòu)來決定元件的組合，例如，電流鏡類型還是補(bǔ)償類型；根據(jù)交、直流參數(shù)決定晶體管工作偏置點(diǎn)和晶體管大小；依環(huán)境估計(jì)負(fù)載形態(tài)和負(fù)載值。由于模擬集成電路的復(fù)雜性和變化的多樣性，目前還沒有EDA廠商能夠提供完全解決模擬集成電路設(shè)計(jì)自動(dòng)化的工具，此環(huán)節(jié)基本上通過手工計(jì)算來完成的。

（3）電路模擬

設(shè)計(jì)工程師必須確認(rèn)設(shè)計(jì)是正確的，為此要基于晶體管模型，借助EDA工具進(jìn)行電路性能的評估，分析。在這個(gè)階段要依據(jù)電路仿真結(jié)果來修改晶體管參數(shù)；依制程參數(shù)的變異來確定電路工作的區(qū)間和限制；驗(yàn)證環(huán)境因素的變化對電路性能的影響；最后還要通過仿真結(jié)果指導(dǎo)下一步的版圖實(shí)現(xiàn)，例如，版圖對稱性要求，電源線的寬度。

（4）版圖實(shí)現(xiàn)

電路的設(shè)計(jì)及模擬決定電路的組成及相關(guān)參數(shù)，但并不能直接送往晶圓代工廠進(jìn)行制作。設(shè)計(jì)工程師需提供集成電路的物理幾何描述稱為版圖。這個(gè)環(huán)節(jié)就是要把設(shè)計(jì)的電路轉(zhuǎn)換為圖形描述格式。模擬集成電路通常是以全定制方法進(jìn)行手工的版圖設(shè)計(jì)。在設(shè)計(jì)過程中需要考慮設(shè)計(jì)規(guī)則、匹配性、噪聲、串?dāng)_、寄生效應(yīng)、防門鎖等對電路性能和可制造性的影響。雖然現(xiàn)在出現(xiàn)了許多高級的全定制輔助設(shè)計(jì)方法，仍然無法保證手工設(shè)計(jì)對版圖布局和各種效應(yīng)的考慮全面性。

（5）物理驗(yàn)證

版圖的設(shè)計(jì)是否滿足晶圓代工廠的制造可靠性需求？從電路轉(zhuǎn)換到版圖是否引入了新的錯(cuò)誤？物理驗(yàn)證階段將通過設(shè)計(jì)規(guī)則檢查（DRC，Design Rule Cheek）和版圖網(wǎng)表與電路原理圖的比對（VLS，Layout Versus schematic）解決上述的兩類驗(yàn)證問題。幾何規(guī)則檢查用于保證版圖在工藝上的可實(shí)現(xiàn)性。它以給定的設(shè)計(jì)規(guī)則為標(biāo)準(zhǔn)，對最小線寬、最小圖形間距、孔尺寸、柵和源漏區(qū)的最小交疊面積等工藝限制進(jìn)行檢查。版圖網(wǎng)表與電路原理圖的比對用來保證版圖的設(shè)計(jì)與其電路設(shè)計(jì)的匹配。VLS工具從版圖中提取包含電氣連接屬性和尺寸大小的電路網(wǎng)表，然后與原理圖得到的網(wǎng)表進(jìn)行比較，檢查兩者是否一致。

參考文獻(xiàn)

篇2

集成電路設(shè)計(jì)公司在招聘版圖設(shè)計(jì)員工時(shí)，除了對員工的個(gè)人素質(zhì)和英語的應(yīng)用能力等要求之外，大部分是考查專業(yè)應(yīng)用的能力。一般都會(huì)對新員工做以下要求：熟悉半導(dǎo)體器件物理、CMOS或BiCMOS、BCD集成電路制造工藝；熟悉集成電路（數(shù)字、模擬）設(shè)計(jì)，了解電路原理，設(shè)計(jì)關(guān)鍵點(diǎn)；熟悉Foundry廠提供的工藝參數(shù)、設(shè)計(jì)規(guī)則；掌握主流版圖設(shè)計(jì)和版圖驗(yàn)證相關(guān)EDA工具；完成手工版圖設(shè)計(jì)和工藝驗(yàn)證[1，2]。另外，公司希望合格的版圖設(shè)計(jì)人員除了懂得IC設(shè)計(jì)、版圖設(shè)計(jì)方面的專業(yè)知識，還要熟悉Foundry廠的工作流程、制程原理等相關(guān)知識[3]。正因?yàn)槠湫枰莆盏闹R面廣，而國內(nèi)學(xué)校開設(shè)這方面專業(yè)比較晚，IC版圖設(shè)計(jì)工程師的人才缺口更為巨大，所以擁有一定工作經(jīng)驗(yàn)的設(shè)計(jì)工程師，就成為各設(shè)計(jì)公司和獵頭公司爭相角逐的人才[4，5]。

二、針對企業(yè)要求的版圖設(shè)計(jì)教學(xué)規(guī)劃

1.數(shù)字版圖設(shè)計(jì)。數(shù)字集成電路版圖設(shè)計(jì)是由自動(dòng)布局布線工具結(jié)合版圖驗(yàn)證工具實(shí)現(xiàn)的。自動(dòng)布局布線工具加載準(zhǔn)備好的由verilog程序經(jīng)過DC綜合后的網(wǎng)表文件與Foundry提供的數(shù)字邏輯標(biāo)準(zhǔn)單元版圖庫文件和I/O的庫文件，它包括物理庫、時(shí)序庫、時(shí)序約束文件。在數(shù)字版圖設(shè)計(jì)時(shí)，一是熟練使用自動(dòng)布局布線工具如Encounter、Astro等，鑒于很少有學(xué)校開設(shè)這門課程，可以推薦學(xué)生自學(xué)或是參加專業(yè)培訓(xùn)。二是數(shù)字邏輯標(biāo)準(zhǔn)單元版圖庫的設(shè)計(jì)，可以由Foundry廠提供，也可由公司自定制標(biāo)準(zhǔn)單元版圖庫，因此對于初學(xué)者而言設(shè)計(jì)好標(biāo)準(zhǔn)單元版圖使其符合行業(yè)規(guī)范至關(guān)重要。2.模擬版圖設(shè)計(jì)。在模擬集成電路設(shè)計(jì)中，無論是CMOS還是雙極型電路，主要目標(biāo)并不是芯片的尺寸，而是優(yōu)化電路的性能，匹配精度、速度和各種功能方面的問題。作為版圖設(shè)計(jì)者，更關(guān)心的是電路的性能，了解電壓和電流以及它們之間的相互關(guān)系，應(yīng)當(dāng)知道為什么差分對需要匹配，應(yīng)當(dāng)知道有關(guān)信號流、降低寄生參數(shù)、電流密度、器件方位、布線等需要考慮的問題。模擬版圖是在注重電路性能的基礎(chǔ)上去優(yōu)化尺寸的，面積在某種程度上說仍然是一個(gè)問題，但不再是壓倒一切的問題。在模擬電路版圖設(shè)計(jì)中，性能比尺寸更重要。另外，模擬集成電路版圖設(shè)計(jì)師作為前端電路設(shè)計(jì)師的助手，經(jīng)常需要與前端工程師交流，看是否需要版圖匹配、布線是否合理、導(dǎo)線是否有大電流流過等，這就要求版圖設(shè)計(jì)師不僅懂工藝而且能看懂模擬電路。3.逆向版圖設(shè)計(jì)。集成電路逆向設(shè)計(jì)其實(shí)就是芯片反向設(shè)計(jì)。它是通過對芯片內(nèi)部電路的提取與分析、整理，實(shí)現(xiàn)對芯片技術(shù)原理、設(shè)計(jì)思路、工藝制造、結(jié)構(gòu)機(jī)制等方面的深入洞悉。因此，對工藝了解的要求更高。反向設(shè)計(jì)流程包括電路提取、電路整理、分析仿真驗(yàn)證、電路調(diào)整、版圖提取整理、版圖繪制驗(yàn)證及后仿真等。設(shè)計(jì)公司對反向版圖設(shè)計(jì)的要求較高，版圖設(shè)計(jì)工作還涵蓋了電路提取與整理，這就要求版圖設(shè)計(jì)師不僅要深入了解工藝流程；而且還要熟悉模擬電路和數(shù)字標(biāo)準(zhǔn)單元電路工作原理。

三、教學(xué)實(shí)現(xiàn)

篇3

【關(guān)鍵詞】帶隙基準(zhǔn)；曲率補(bǔ)償；高穩(wěn)定性

1.引言

基準(zhǔn)電路包括基準(zhǔn)電壓源和基準(zhǔn)電流源，在電路中提供電壓基準(zhǔn)和電流基準(zhǔn)，是模擬集成電路和混合集成電路中非常重要的模塊[1]。隨著集成電路規(guī)模的不斷增大，特別是芯片系統(tǒng)集成（SOC）技術(shù)[2]的提出，使基準(zhǔn)電路被廣泛使用[3]的同時(shí)，也對其性能提出了更高的要求。

基準(zhǔn)電壓源是指被用作電壓參考的高精確、高穩(wěn)定度的電壓源，理想的基準(zhǔn)電壓是一個(gè)與電源、溫度、負(fù)載變化無關(guān)的量[4]。基準(zhǔn)電壓源是現(xiàn)代模擬電路極為重要的組成部分，它對高新模擬電子技術(shù)的應(yīng)用與發(fā)展具有重要作用。在許多模擬電路中，如數(shù)模轉(zhuǎn)換器（DAC）、模數(shù)轉(zhuǎn)換器（ADC）、線性穩(wěn)壓器和開關(guān)穩(wěn)壓器中都需要高精度、高穩(wěn)定度的電壓基準(zhǔn)源。特別是在精密測量儀器儀表和現(xiàn)代數(shù)字通信系統(tǒng)中，經(jīng)常把集成電壓基準(zhǔn)源作為系統(tǒng)測量和校準(zhǔn)的基準(zhǔn)。鑒于此，國外許多模擬集成電路制造廠商相繼推出許多種類的高精度集成電壓基準(zhǔn)產(chǎn)品。隨著電路系統(tǒng)結(jié)構(gòu)的進(jìn)一步復(fù)雜化，對模擬電路基本模塊提出了更高的精度和速度要求，這樣也就意味著系統(tǒng)對其中的基準(zhǔn)電壓源模塊提出了更高的要求。

本論文在分析研究寬電壓源、高精度、低溫度系數(shù)集成電壓基準(zhǔn)源的電路結(jié)構(gòu)的基礎(chǔ)上，探索設(shè)計(jì)出一種輸出電壓為2.5V的最佳的電路結(jié)構(gòu)，以實(shí)現(xiàn)電路寬電源電壓范圍（3V～36V）、低溫度漂移系數(shù)（≤10ppm/℃， -40℃～+85℃）、高精度的設(shè)計(jì)指標(biāo)。

2.寬電源電壓集成電壓基準(zhǔn)源設(shè)計(jì)

2.1 傳統(tǒng)的帶隙基準(zhǔn)源[5][6]

基準(zhǔn)電壓源經(jīng)歷了電阻分壓式基準(zhǔn)電壓源、PN結(jié)基準(zhǔn)電壓源、擊穿二極管基準(zhǔn)電壓源、自偏置電路電壓源的發(fā)展。以上各種基準(zhǔn)電壓源中，電阻或有源器件直接分壓形成的基準(zhǔn)不能獨(dú)立于電源，精度非常低。

1971年，Robert Widlar提出了一種帶隙參考電壓源技術(shù)。該技術(shù)可得到一種不依賴電源并幾乎與溫度無關(guān)的獨(dú)立基準(zhǔn)，可在低電源電壓下工作，并與標(biāo)準(zhǔn)CMOS工藝兼容這些優(yōu)點(diǎn)使其獲得了廣泛的研究和應(yīng)用，也是本次設(shè)計(jì)采用的技術(shù)。圖1是帶隙基準(zhǔn)電源的基本原理圖。

利用熱電壓VT的正溫度系數(shù)與雙極型晶體管的基極-發(fā)射極電壓VBE的負(fù)溫度系數(shù)相互補(bǔ)償，以減小溫度漂移。其中VBE的溫度系數(shù)在室溫時(shí)大約-2mV/℃；而熱電壓VT=KT/q，其溫度系數(shù)在室溫下大約為+0.085mV/℃。將電壓VT乘以常數(shù)K以后與電壓VBE相加，便可得到輸出電壓VREF為：

即理論值K≈23.26，它使得帶隙基準(zhǔn)電壓的溫度系數(shù)值在理論上為零。由于VT與電源電壓無關(guān)，而VBE受電源電壓變化的影響很小，故VREF受電源電壓的影響也很小。

帶隙基準(zhǔn)電壓源經(jīng)歷了從Widlar帶隙基準(zhǔn)電壓源、Brokaw帶隙基準(zhǔn)電壓源、傳統(tǒng)典型的帶隙基準(zhǔn)電壓源及基于PTAT（proportional to absolute temperature）的帶隙基準(zhǔn)電壓源、CMOS帶隙電壓基準(zhǔn)源電路的發(fā)展，能夠輸出比較精確的電壓，但其電源電壓高，其基準(zhǔn)輸出范圍及各項(xiàng)性能有限，故要得到高精度低漂移的寬電源電壓集成電壓基準(zhǔn)源，就必須對以上電路在結(jié)構(gòu)上進(jìn)行改進(jìn)和提高。

2.2 寬電源電壓集成電壓基準(zhǔn)源的設(shè)計(jì)

圖2所示為帶隙基準(zhǔn)電壓源電路基本結(jié)構(gòu)框圖，它主要由五部分組成[7]：

1）帶隙電壓內(nèi)部環(huán)路—主要功能是產(chǎn)生帶隙電壓。

2）運(yùn)算放大器—使帶隙電壓內(nèi)部環(huán)路中兩個(gè)需要具有相同電壓的點(diǎn)穩(wěn)定在相同的電壓。

3）輸出級—用來產(chǎn)生最終的帶隙基準(zhǔn)參考電壓和電流。

4）啟動(dòng)電路—主要功能是確保電路在上電的時(shí)候能夠進(jìn)入正常的工作狀態(tài)。

5）偏置電路—為運(yùn)算放大器的工作提供偏置電流。

本文所涉電路采用6μm標(biāo)準(zhǔn)雙極型工藝實(shí)現(xiàn)，實(shí)現(xiàn)了一種基于曲率補(bǔ)償，具有高穩(wěn)定性的帶隙基準(zhǔn)電路。本文在分析比較各種基準(zhǔn)電壓源性能的前提下，最終選擇了以基于PTAT（與絕對溫度成正比）改進(jìn)的帶隙基準(zhǔn)源電路作為設(shè)計(jì)的基礎(chǔ)，并對其原理進(jìn)行了詳細(xì)的分析。為了進(jìn)一步提高基準(zhǔn)電壓源的性能，在深入研究溫度和電源電壓的變化對帶隙基準(zhǔn)電路穩(wěn)定性影響的基礎(chǔ)上，指出基極一發(fā)射極電壓與溫度的非線性關(guān)系是造成基準(zhǔn)不穩(wěn)定的主要原因，針對這種情況，采用了環(huán)路補(bǔ)償方法來進(jìn)行高階溫度補(bǔ)償：利用環(huán)路補(bǔ)償電流（INL）的非線性特性去補(bǔ)償基射結(jié)電壓（VBE）的非線性。并且將補(bǔ)償電流（INL）和與絕對溫度成正比的電流（IPTAT）直接相加實(shí)現(xiàn)了很好的補(bǔ)償。不僅結(jié)構(gòu)簡單還獲得了較好的溫度系數(shù)。另外，對所采用的運(yùn)算放大器、啟動(dòng)電路和溫度保護(hù)電路也進(jìn)行了研究，并設(shè)計(jì)了優(yōu)化合理的電路結(jié)構(gòu)。分塊對帶隙基準(zhǔn)核心電路、曲率補(bǔ)償電路、運(yùn)算放大器電路、偏置電路、啟動(dòng)電路進(jìn)行設(shè)計(jì)并仿真。所設(shè)計(jì)的整體電路圖如圖3所示。

其中（a）為帶隙基準(zhǔn)核心電路，（b）為運(yùn)算放大器電路，（c）為曲率補(bǔ)償電路，（d）為偏置電路，（e）為啟動(dòng)電路，（f）為輸出級。

3.仿真結(jié)果及分析

在Cadence設(shè)計(jì)平臺下的Spectre仿真器中基于6μm標(biāo)準(zhǔn)雙極型工藝模型對電路進(jìn)行了仿真。得到電路的直流電壓特性曲線、溫度特性曲線、電源電壓抑制比曲線、負(fù)載調(diào)整率曲線、噪聲特性曲線、啟動(dòng)時(shí)間曲線，如同4所示。

4.結(jié)論

本文通過對帶隙基準(zhǔn)電壓源深入的理論研究，完成了全雙極性帶隙基準(zhǔn)電壓源的設(shè)計(jì)，該基準(zhǔn)電壓源基于雙極型工藝，通過Spectre驗(yàn)證，溫度系數(shù)僅為6ppm/℃，并具有78?V/V的電源電壓調(diào)整率以及高達(dá)78dB的交流PSRR，高精度，低噪聲和驅(qū)動(dòng)能力強(qiáng)等特性。其中各項(xiàng)設(shè)計(jì)指標(biāo)完全達(dá)到預(yù)期要求，具有一定的優(yōu)點(diǎn)和實(shí)用價(jià)值。

參考文獻(xiàn)

[1]孟波，鄒雪城，孟超.一種高性能CMOS基準(zhǔn)電壓源電路設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2003（8）：161-162.

[2]孫順根，吳曉波，王旃等.一種高精度CMOS能隙基準(zhǔn)電壓源[J].微電子學(xué)，2003，33（2）：157-159.

[3]彭增發(fā)，黃晟，毛友德等.一種新型的高噪聲抑制比及高溫度穩(wěn)定性的基準(zhǔn)電壓產(chǎn)生器[J].微電子技術(shù)，2003，33 （3）：51-55.

[4]P.E.Allen，D.R.Holberg.CMOS Analog Circuits Design[M].（2nd）.NewYork，USA：Oxford University Press：2002.

[5]Philip E.Alen Douglas R.Holberg.CMOS Analog Circuit Design[M].Publishing House of Electronics In dustry，2005.

篇4

【關(guān)鍵詞】微電子專業(yè)實(shí)驗(yàn) 教學(xué)改革

【中圖分類號】G424 【文獻(xiàn)標(biāo)識碼】A 【文章編號】1006-5962（2013）02（a）-0019-01

引言：

微電子學(xué)是一門發(fā)展極為迅速的學(xué)科，高集成度、低功耗、高性能、高可靠性是微電子學(xué)發(fā)展的方向。現(xiàn)代社會(huì)是一個(gè)信息社會(huì)，信息技術(shù)發(fā)展的方向是多智能化、網(wǎng)絡(luò)化和個(gè)體化。要求系統(tǒng)獲取和存儲海量的多媒體信息、以極高速度精確可靠的處理和傳輸這些信息并及時(shí)地把有用信息顯示出來或用于控制。所有這些都只能依賴于微電子技術(shù)的支撐才能成為現(xiàn)實(shí)。超高容量、超小型、超高速、超高頻、超低功耗是信息技術(shù)無止境追求的目標(biāo)，是微電子技術(shù)迅速發(fā)展的動(dòng)力。

目前我國的微電子行業(yè)領(lǐng)域正以日新月異的速度高速向前發(fā)展，但是微電子專業(yè)學(xué)生往往理論強(qiáng)于實(shí)踐，成為制約我國微電子行業(yè)發(fā)展的最大障礙。為了培養(yǎng)出合格的微電子專業(yè)畢業(yè)生，在微電子教學(xué)過程中必須理論和實(shí)踐并重。

我們在結(jié)合我校多年微電子專業(yè)實(shí)驗(yàn)教學(xué)的實(shí)踐工作以及目前微電子行業(yè)的現(xiàn)狀和前景，提出了在本科階段微電子專業(yè)實(shí)驗(yàn)改革實(shí)驗(yàn)內(nèi)容――抓好兩大平臺建設(shè)；革新實(shí)驗(yàn)課程教學(xué)體系的新思路――因人而宜，因材施教，學(xué)生為主，教師為輔。

微電子專業(yè)實(shí)驗(yàn)改革實(shí)驗(yàn)內(nèi)容：

在實(shí)驗(yàn)改革中主要分成兩大主要平臺：集成電路設(shè)計(jì)平臺和集成電路測試平臺。

集成電路設(shè)計(jì)平臺：

實(shí)驗(yàn)室是開展研究性教學(xué)、培養(yǎng)和提高學(xué)生創(chuàng)新能力的重要陣地。微電子實(shí)驗(yàn)所涉及的一些必要的實(shí)驗(yàn)裝備往往價(jià)格不菲，而一些綜合性、設(shè)計(jì)性、研究探索性實(shí)驗(yàn)以及課程綜合設(shè)計(jì)所需要的系統(tǒng)級先進(jìn)設(shè)備和測試儀表更是價(jià)格驚人，在本科教學(xué)實(shí)驗(yàn)室中根本無法配置。為了解決這一矛盾，我們在實(shí)驗(yàn)室建設(shè)中引進(jìn)先進(jìn)的EDA軟件，包括ECAD和TCAD軟件構(gòu)建集成電路設(shè)計(jì)模塊。在這個(gè)模塊中學(xué)生可以完成（1）數(shù)字IC和模擬IC的設(shè)計(jì)：進(jìn)行數(shù)字集成電路、模擬集成電路和片上系統(tǒng)SoC的設(shè)計(jì)實(shí)驗(yàn)；（2）可以完成版圖設(shè)計(jì)：進(jìn)行數(shù)字集成電路版圖設(shè)計(jì)、模擬集成電路版圖設(shè)計(jì)；（3）還可以完成器件和工藝設(shè)計(jì)：進(jìn)行微電子器件、納電子器件和光電子器件的結(jié)構(gòu)設(shè)計(jì)、性能仿真、工藝設(shè)計(jì)、參數(shù)優(yōu)化和虛擬制造的實(shí)驗(yàn)。利用這些軟件學(xué)生不僅可以完成一些過去因條件限制根本無法完成的綜合性、設(shè)計(jì)性實(shí)驗(yàn)和課程設(shè)計(jì)，更主要的是學(xué)生在開展科技創(chuàng)新訓(xùn)練和復(fù)雜程度高的系統(tǒng)級畢業(yè)設(shè)計(jì)中，可以首先利用這些軟件平臺進(jìn)行設(shè)計(jì)、仿真分析、反復(fù)修改，在獲得正確設(shè)計(jì)和初步結(jié)果后再利用實(shí)驗(yàn)設(shè)備和測試儀器進(jìn)行實(shí)驗(yàn)驗(yàn)證。這樣做不僅減少了研究工作和實(shí)驗(yàn)工作的盲目性，而且降低了運(yùn)行成本和設(shè)備維修率，提高了設(shè)備利用率。

集成電路測試平臺：

該平臺是針對微電子技術(shù)本科專業(yè)中關(guān)于半導(dǎo)體器件物理、固體電子導(dǎo)論、微電子器件設(shè)計(jì)、半導(dǎo)體基礎(chǔ)實(shí)驗(yàn)、集成電路測試等課程的教學(xué)要求，完成以下幾個(gè)模塊設(shè)計(jì)實(shí)驗(yàn)：（1）半導(dǎo)體材料測試模塊。通過四探針測試儀（包括電腦、軟件）、導(dǎo)電類型鑒別儀、半導(dǎo)體霍爾效應(yīng)測試儀和少子壽命測試儀可進(jìn)行半導(dǎo)體材料（硅片）的導(dǎo)電類型、電阻率、電導(dǎo)率和少子壽命測試等實(shí)驗(yàn)和研究。（2）半導(dǎo)體器件測試模塊。通過晶體管特性測試測試儀、數(shù)字萬用表、半導(dǎo)體特性分析儀和CV特性測試儀可進(jìn)行二極管、NPN、PNP、MIS和MOS晶體管的特性測試和參數(shù)提取的實(shí)驗(yàn)和研究。（3）IC在晶圓測試模塊。通過STl03A手動(dòng)探針臺、數(shù)字示波器和邏輯分析儀可進(jìn)行集成電路和半導(dǎo)體器件性能的在晶圓測試的實(shí)驗(yàn)和研究。（4）版圖分析與電路提取模塊，利用大平臺顯微鏡、計(jì)算機(jī)和數(shù)字?jǐn)z像頭可進(jìn)行集成電路的版圖分析、圖形測量和電路提取實(shí)驗(yàn)和研究。

微電子專業(yè)實(shí)驗(yàn)課程新教學(xué)體系：

為了培養(yǎng)高素質(zhì)的、有創(chuàng)新能力的、符合新時(shí)代要求的學(xué)生，我們制定了新的微電子教學(xué)實(shí)驗(yàn)大綱。新大綱具有以下特點(diǎn)：（一）內(nèi)容覆蓋范圍廣，包括大部分微電子專業(yè)課程內(nèi)容：半導(dǎo)體器件物理、固體物理、集成電路版圖和工藝設(shè)計(jì)、集成電路CAD和微電子器件等等；（二）對實(shí)驗(yàn)者水平要求更高，編排結(jié)構(gòu)更合理。大部分實(shí)驗(yàn)包含基本驗(yàn)證性和綜合分析性，要求學(xué)生掌握扎實(shí)的基本知識，突出對學(xué)生能力培養(yǎng)和素質(zhì)教育；（三）大綱規(guī)定了必做實(shí)驗(yàn)和選做實(shí)驗(yàn)兩種類型實(shí)驗(yàn)，必做類型要求所有學(xué)生都要完成，而選做實(shí)驗(yàn)主要是針對部分學(xué)生開設(shè)的能力提高型實(shí)驗(yàn)，做到“因人而宜，因材施教”。

與此同時(shí)，根據(jù)大綱的修訂，我們對《微電子專業(yè)實(shí)驗(yàn)》講義進(jìn)行了重新編排，以了解新知識，掌握新技能，培養(yǎng)新能力為重點(diǎn)。通過大綱和講義的修訂和編排都為微電子專業(yè)實(shí)驗(yàn)的教學(xué)改革奠定了基礎(chǔ)。

篇5

由電池供電的便攜式產(chǎn)品制造商也面臨著日益增大的壓力，他們要將更多功能塞進(jìn)外形尺寸已經(jīng)受限的產(chǎn)品中，同時(shí)還要獲得更長的電池工作時(shí)間。例如，大多數(shù)便攜式媒體播放器(PMP)都有視頻和MP3播放功能。因此，內(nèi)部電子電路需要多種具有不同功率級的低壓輸出軌。很明顯，導(dǎo)致這一結(jié)果的主要原因是，大多數(shù)大規(guī)模數(shù)字集成電路的工作電壓是1.2V或更低，而同時(shí)存儲器和I/O電壓需求可能在2.2～3.3V之間。這樣，直接對鋰離子電池使用多個(gè)單POL DC/DC轉(zhuǎn)換器越來越不實(shí)用了，因此系統(tǒng)設(shè)計(jì)師正在采用更加集成化的方法。

與傳統(tǒng)線性穩(wěn)壓器相比，同步降壓型轉(zhuǎn)換器在電池工作時(shí)間上有極大改進(jìn)，因?yàn)樗岣吡宿D(zhuǎn)換效率。這類轉(zhuǎn)換器一般具有95％的轉(zhuǎn)換效率，而且?guī)缀鯚o須任何散熱措施。然而，這種高效率是以占用更多電路板空間為代價(jià)的，因?yàn)槊總€(gè)通道都要增加一個(gè)電感器，因此保持最小總體解決方案占板面積極其重要。通過將多個(gè)通道整合到一個(gè)同步降壓型解決方案中，這些通道就可以全部用一個(gè)輸入電容器工作，從而可保持解決方案占板面積最小。

為什么需要綠色電源

最近，“綠色環(huán)保”概念廣為流行，在新聞媒體中有大量報(bào)道。結(jié)果，大多數(shù)工業(yè)化國家普遍接受了需要節(jié)約能源這一觀點(diǎn)。這是因?yàn)椋S著這些國家人口的增加，他們對能源的需求也增加了，他們需要給新房子的加熱/冷卻系統(tǒng)、照明和家用電器供電。不僅建立新的發(fā)電設(shè)施耗費(fèi)大量金錢，電能產(chǎn)生后向用戶供電的成本也很高。據(jù)觀察，與建立新的發(fā)電設(shè)施相比，將大多數(shù)家用電器的電流能耗降低15％～20％是更經(jīng)濟(jì)的做法。

由于建立新的發(fā)電設(shè)施成本很高，因此很多國家已經(jīng)采用了所謂的“綠色政策”，以此鼓勵(lì)制造商在最終產(chǎn)品中納入節(jié)能技術(shù)。在這種政策激勵(lì)下，很多電源管理產(chǎn)品供應(yīng)商在提高產(chǎn)品電源轉(zhuǎn)換效率和降低產(chǎn)品在備用模式時(shí)的功耗方面取得了很大進(jìn)步。

就用于節(jié)能型DC/DC轉(zhuǎn)換器的電源管理集成電路而言，必須具有兩個(gè)主要特點(diǎn)。首先，必須在寬負(fù)載電流范圍內(nèi)具有非常高的轉(zhuǎn)換效率。其次，在備用和停機(jī)模式時(shí)必須有低靜態(tài)電流。

就很多嵌入式系統(tǒng)而言，在電壓日益降低的情況下不斷提高電流這種需求，繼續(xù)推動(dòng)著電源系統(tǒng)的發(fā)展。在這一領(lǐng)域取得的很多進(jìn)步都可以追溯到電源轉(zhuǎn)換技術(shù)領(lǐng)域取得的成果，尤其是電源集成電路和電源半導(dǎo)體的改進(jìn)。總的來說，這些組件允許以對電源轉(zhuǎn)換效率影響最小的方式提高開關(guān)頻率，為提高電源性能做出了貢獻(xiàn)。能夠做到提高開關(guān)頻率并對效率影響最小，靠的是降低開關(guān)和接通狀態(tài)損耗以及容許高效率地去除熱量。不過，向較低輸出電壓遷移給這些因素帶來了更大的壓力，這又導(dǎo)致了極大的設(shè)計(jì)難題。

多相工作被認(rèn)為是用于轉(zhuǎn)換拓?fù)涞囊话阈孕g(shù)語，在這些拓?fù)渲校脙蓚€(gè)或更多轉(zhuǎn)換器處理單個(gè)輸入，轉(zhuǎn)換器相互同步，但以不同的鎖定相位工作。這種方法減小了輸入紋波電流、輸出紋波電壓和總的RFI特征，同時(shí)在輸出電壓完全穩(wěn)定的情況下允許單個(gè)大電流輸出或多個(gè)較低電流輸出。就用一個(gè)單片器件提高輸出電流能力而言，它還允許使用較小的外部組件，因?yàn)槎鄠€(gè)較小的MOSFET可以非常容易地“在芯片上”制造出來。

盡管降壓型轉(zhuǎn)換器應(yīng)用更加普遍，但是多相拓?fù)淇梢耘渲贸山祲骸⑸龎荷踔潦钦な健＝裉欤瑥?2V輸入至1.xV輸出的轉(zhuǎn)換效率高達(dá)95％是尋常之事。此外，通過運(yùn)用一種脈沖跳躍、脈寬調(diào)制(PWM)技術(shù)，還可以輕松地在橫跨多個(gè)數(shù)量級的負(fù)載電流范圍內(nèi)實(shí)現(xiàn)高效運(yùn)作。這還有一個(gè)附帶的好處，即向負(fù)載提供小電流時(shí)能夠獲得低靜態(tài)電流。通常情況下靜態(tài)電流在幾十μA范圍內(nèi)。

用于嵌入式系統(tǒng)的方案與用于電池供電的手持式設(shè)備的方案沒有太大不同，可能的例外是，很多便攜式應(yīng)用對組件高度有嚴(yán)格限制。這可能成為電源轉(zhuǎn)換器的難題，因?yàn)殡姼衅骱蜑V波電容器通常屬于最高的組件。然而，多相架構(gòu)非常適用于這類應(yīng)用，組件高度甚至降低到僅為1.5mm。

不同模擬集成電路供應(yīng)商提供的很多單片多相轉(zhuǎn)換器與可比較的單相轉(zhuǎn)換器相比，尺寸會(huì)更小，高度更低，能以更高效率和更低輸出紋波提供超過10W的輸出功率。

例如，考慮單片、同步、高開關(guān)頻率(每相高達(dá)2MHz)、四相電源集成電路架構(gòu)。這類產(chǎn)品的一個(gè)例子是LTC3425，如圖1所示。它允許使用多個(gè)體積小、成本低的電感器，而不是單個(gè)又大、又笨重的電感器，而且與同類單相電路相比，需要少得多的輸出濾波器電容，因?yàn)橛行У妮敵黾y波頻率高達(dá)8MHz。此外，所需的全部功率MOSFET都在芯片內(nèi)。這非常適用于需要使用扁平組件以及空間受限的電路板和便攜式設(shè)備。

另外，用多相方法設(shè)計(jì)轉(zhuǎn)換器與設(shè)計(jì)傳統(tǒng)單相轉(zhuǎn)換器沒有不同。所有電源開關(guān)都在內(nèi)部，因此四相工作是透明的。所有四相的限流值和開關(guān)頻率都可以非常容易地用單個(gè)電阻編程，就像在單相設(shè)計(jì)中一樣。類似地，輸出電壓設(shè)置和環(huán)路補(bǔ)償與其他熟悉的DC/DC轉(zhuǎn)換器設(shè)計(jì)也沒有不同。

這種類型POL轉(zhuǎn)換器的同步四相架構(gòu)在寬負(fù)載范圍內(nèi)實(shí)現(xiàn)了高效率，同時(shí)允許使用扁平的組件。最后，由于輸出紋波電流以4：1的比例降低，因此用小尺寸和較低成本的陶瓷電容器就可實(shí)現(xiàn)非常低的輸出電壓紋波。

篇6

Mc34726／27器件采用了飛思卡爾的SMARTMOS技術(shù)。在那些將鋰離子或鋰聚合物電池作為電源的移動(dòng)應(yīng)用中，該技術(shù)能提高它們在低負(fù)荷時(shí)的效率，并延長備用時(shí)間。

當(dāng)標(biāo)準(zhǔn)降壓整流器的輸出負(fù)荷低時(shí)，大部分能量損耗變成開關(guān)損耗。由于在低輸出活動(dòng)(如蜂窩電話備用)中使用了飛思卡爾重力模式架構(gòu)，MC34726／27降壓穩(wěn)壓器能平滑過渡到脈沖跳頻模式，通過降低開關(guān)頻率提高功率和延長電池壽命。重力模式架構(gòu)通常用來改進(jìn)低負(fù)荷電流期間出現(xiàn)的波紋性能，同時(shí)維持低靜態(tài)電流。

憑借2mm×2mm×0.65mm的超小體積封裝和高操作頻率，MC34726／27幾乎不需要板卡，實(shí)現(xiàn)真正的小體積設(shè)計(jì)。這些器件專用于對板卡空間有嚴(yán)格要求的應(yīng)用和使用單節(jié)鋰離子電池的應(yīng)用，如手機(jī)、PMP和MP3播放器。

獨(dú)特的SMARTMOS技術(shù)

事實(shí)上，MG34726／27系列產(chǎn)品是使用飛思卡爾SMARTMOS技術(shù)開發(fā)的，這種高度集成的特點(diǎn)可減少對外部元件的需要，同時(shí)在空間有限的應(yīng)用中減少需要的元件總數(shù)。所謂的SMARTMOS是飛思卡爾智能電源技術(shù)的名稱，它是混合信號模擬集成電路的骨干。SMARTMOS技術(shù)產(chǎn)品充當(dāng)了領(lǐng)先微處理器的潔凈目，精密的數(shù)字環(huán)境與不很精細(xì)的外部世界之間的接口。它們是無線設(shè)備、汽車電子和計(jì)算機(jī)設(shè)備不可或缺的一部分。在手機(jī)中，SMARTMOS產(chǎn)品調(diào)節(jié)功耗、擴(kuò)大音頻信號并且，為彩屏提供電源。在噴墨式打印機(jī)中，它們驅(qū)動(dòng)電機(jī)并使噴嘴供墨。在汽車中，它們幫助控制引擎和制動(dòng)系統(tǒng)、安全氣囊的部署和座椅定位。

飛思卡爾的SMARTMOS技術(shù)可以將高密集度、高速邏輯和精密模擬、高電壓高電流的電源電路集成在一個(gè)芯片上。這種“智能集成”可以幫助開發(fā)出高度靈活的模擬產(chǎn)品，降低成本，減少設(shè)備空間和系統(tǒng)設(shè)計(jì)復(fù)雜性。飛思卡爾擁有業(yè)內(nèi)最廣泛的8位微控制器系列產(chǎn)品，該產(chǎn)品與電源管理集成電路一起形成封裝級的解決方案和單一芯片專用半導(dǎo)體產(chǎn)品(ASSP)。

MC34726／27的特性

?前饋電壓模式控制架構(gòu)

?300mA或600mA負(fù)荷電流

?全負(fù)荷時(shí)0.7％的波紋，低負(fù)荷時(shí)1％的波紋(重力模式架構(gòu))

?重力模式靜態(tài)電流為55μA

?工廠預(yù)設(shè)輸出電壓范圍：0.8V～3.3V

?單輸入電壓軌：2.7V～5.5V

篇7

1977年恢復(fù)高考，我興致勃勃地報(bào)考無線電專業(yè)，而且數(shù)學(xué)得了99分，我非常高興！結(jié)果是腿有殘疾，體檢不合格，希望破滅了。詩人李白說：“天生我材必有用”，我手不殘，心不殘，是可以為祖國作出貢獻(xiàn)的；不能上大學(xué)，就自學(xué)，只要刻苦努力，注意改進(jìn)學(xué)習(xí)方法，同樣可以達(dá)到大學(xué)水平。

自學(xué)無線電困難是很多的，除一般自學(xué)者常見的困難之外，最大的困難是缺乏實(shí)驗(yàn)設(shè)備。因?yàn)椴荒茏鰧?shí)驗(yàn)，對理論的理解也就很難深入。我的工作是搞儀表維修，我就有意識地把我的工作崗位當(dāng)作我自學(xué)的實(shí)驗(yàn)室，把自學(xué)中學(xué)到的知識運(yùn)用到工作中來。

一天快下班的時(shí)候，車間的同志送來一臺出了故障的偏差電橋，希望盡快修好。我檢查了一下，是其中的除法器電路工作不正常。這種電路，我在自學(xué)《模擬集成電路應(yīng)用》和《模擬電子技術(shù)基礎(chǔ)》等書中讀到過，可是由于條件所限，當(dāng)時(shí)沒有做實(shí)驗(yàn)，現(xiàn)在工作給我出了這個(gè)課題，我立即翻出以前的學(xué)習(xí)筆記，對照儀表的說明書和圖紙檢修起來。下班的鈴聲響過了，工廠的院子里靜悄悄的，我卻不想回家。我仔細(xì)地檢查這部分電路中的每一個(gè)元器件，換下出故障的晶體管，利用手頭的儀器、儀表測試電路的各種參數(shù)，做好記錄，然后計(jì)算出電路實(shí)測得的傳輸函數(shù)、動(dòng)態(tài)范圍、溫度補(bǔ)償性能等數(shù)據(jù)，與教材中定量分析得到的理論值進(jìn)行比較，并試驗(yàn)了這種電路的調(diào)試手續(xù)和計(jì)量方法。這臺電橋終于修復(fù)了，我對這種除法器也不是陌生的了。沒有自學(xué)的知識我修不好這臺儀器；不修這臺儀器，我學(xué)到的知識也是不鞏固、不完整的。

高等院校理工科安排的實(shí)習(xí)和畢業(yè)設(shè)計(jì)是為了考核學(xué)生對專業(yè)知識的掌握程度，培養(yǎng)學(xué)生解決實(shí)際工作問題的能力。這種實(shí)是在工廠或科研單位進(jìn)行的。長期在工廠做實(shí)際工作的自學(xué)者，工作便是最好的實(shí)習(xí)機(jī)會(huì)，應(yīng)當(dāng)充分加以利用。

篇8

關(guān)鍵詞：集成電路，移相電路元件參數(shù)發(fā)生變化，扭環(huán)形計(jì)數(shù)器，專用可控硅移相KJ004集成電路，單一移電路，快速同步壓控振蕩器

 

1.關(guān)于新型專用移相器件和觸發(fā)器件的研發(fā)

即使目前有些科研單位及廠家研制出專用移相集成電路，使得三相橋式觸發(fā)電路更簡單，可靠性高大為提高。

如20多年前，西安交通大學(xué)自動(dòng)化教研室曾經(jīng)使用過的KJ系列專用觸發(fā)集成電路是陜西航空部一間分公司在出品的，由KJ系列專用觸發(fā)移相集成電路和六路雙脈沖形成電路組成的三相橋式觸發(fā)電路，使原來由普通公立元件組成的六塊觸發(fā)電路板比較來說已顯得簡單很多了，這種電路在脈沖輸出端加功率擴(kuò)展可以觸發(fā)較大功率的可控硅。

這種由KJ004及KJ041組成的觸發(fā)電路仍需要三塊KJ004移相集成電路和三套電壓過零采樣變壓器及其相關(guān)電路組成，這樣必需存在三套電壓過零采樣變壓器及其相關(guān)電路和三套移相電路。移相電路均由RC元件組成，每個(gè)移相電路由一個(gè)電阻和一個(gè)電容器組成RC時(shí)間常數(shù)電路，存在三個(gè)移相電路，即起碼有六個(gè)RC元件及三塊KJ004移相集成塊，這樣難免由六個(gè)RC元件參數(shù)變化及多塊集成電路參數(shù)不一致性而引起三個(gè)移相電路存在不同的相位的差異，也同樣會(huì)造成三相電壓波頭不平；采用三套電壓過零采樣變壓器及其相關(guān)電路組成，其中一套電壓過零采樣變壓器及其相關(guān)電路出故障，造成更大的輸出電壓波頭不平，出現(xiàn)上面已講過的故障原因。

2.國內(nèi)企業(yè)應(yīng)用經(jīng)驗(yàn)

在20年前，己有行家想到這一問題，為了避免采用三套電壓過零采樣變壓器及其相關(guān)電路和三套移相電路，曾經(jīng)使用KC05組成的單一套電壓過零采樣變壓器及其相關(guān)電路和單一移相電路。

例如以A相作為電壓過零采樣基準(zhǔn)，KC05便得到+A、－A兩脈沖，采用以A相作為同步電壓作基準(zhǔn)，通過延時(shí)電路得到其他兩相的脈沖，根據(jù)相序關(guān)系，－C滯后+A 60度，+B滯后+A 120度，+C滯后－A 60度，－B滯后－A120度，則60度相當(dāng)于3.33ms，而120度相當(dāng)于6.67ms，通過延時(shí)3.33ms及6.67ms得到B相和C相的脈沖，作為移相觸發(fā)電路，可見此辦法可行，但是要存在四套延時(shí)電路，這四套延時(shí)電路偏偏與B相和C相的移相有關(guān)，由于延時(shí)元件參數(shù)存在物理的差異及使用時(shí)間長了所產(chǎn)生的變值，也同樣會(huì)造成三相電壓波頭不平，又可見沒有真正解決存在問題。

3.本文采用單電壓過零采樣及單個(gè)移相電路的構(gòu)思與實(shí)現(xiàn)

本文主要介紹如何實(shí)現(xiàn)及克服前面所述各種電路結(jié)構(gòu)存在的問題，這里一舉改變傳統(tǒng)的做法，將前面陳述過的使用三組移相電路組成的三相橋式SCR觸發(fā)電路的傳統(tǒng)模式去掉，試圖只采用A相作為單電壓過零采樣作基準(zhǔn)、一塊專用的可控硅移相KJ004集成電路、一塊KJ041六路雙脈沖電路及模擬集成電路和數(shù)字集成電路組成的三相橋式的一種新型的可控硅觸發(fā)電路。

3.1電路組成見圖1。

圖1

電路結(jié)構(gòu)將由一塊而不再是三塊KJ004移相集成電路和一塊KJ041六路雙脈沖集成電路及四塊數(shù)字邏輯電路的CD4013雙D觸發(fā)器、二塊CD4023三輸入三與非門邏輯電路、一塊帶緩沖器的六反相CD4069集成電路、一塊CD4070二輸四異或門電路、一塊雙運(yùn)放LM741線性集成電路、一塊CD4029可預(yù)置十進(jìn)制/十六進(jìn)制可逆計(jì)算器和由九個(gè)線性電阻所組成的D/A轉(zhuǎn)換電路由一塊CD4029可預(yù)置十進(jìn)制/十六進(jìn)制可逆計(jì)算器和線性電阻所組成的D/A轉(zhuǎn)換電路及一塊VCO壓控振蕩等組成新的三相橋式SCR觸發(fā)電路，這種電路幾乎全數(shù)字化。各集成電路的詳細(xì)的工作原理在這里不作介紹。

3.2這種電路的特點(diǎn)及優(yōu)點(diǎn)

（1）本電路特點(diǎn)是只用單個(gè)電壓過零采樣變壓器及其相關(guān)元件，并以A相電壓過零采樣作為基準(zhǔn)，B相和C相脈沖通過邏輯電路分配而獲得，在電路原理說明中再表述。避免了傳統(tǒng)的采用三個(gè)電壓過零采樣變壓器及其相關(guān)元件所組成的電壓過零采樣電路，傳統(tǒng)的采用三個(gè)電壓過零采樣變壓器及其相關(guān)元件中一個(gè)電壓過零采樣變壓器及其相關(guān)元件的參數(shù)差異和變化所造成輸出電壓波頭不平的缺點(diǎn)。

（2）本電路又一特點(diǎn)是用一塊專用的可控硅移相KJ004集成電路，與由三塊KJ004組成的移相電路相比，電路顯待簡單得多及可靠得多，并解決了傳統(tǒng)、典型的三相橋式觸發(fā)電路由六個(gè)RC元件參數(shù)變化及多塊集成電路參數(shù)不一致性而引起三個(gè)移相電路存在不同的相位的差異所造成三相電壓波頭不平；移相電路只采用一塊而不再是三塊移相集成電路，故影響相位變化的元件只有兩個(gè)RC元件及只有一塊移相集成的變化，當(dāng)它們發(fā)生參數(shù)變時(shí)，則三相電壓波頭都同時(shí)變化，不會(huì)出現(xiàn)波頭不平的現(xiàn)象。

（3）用數(shù)字集成電路、模擬集成電路等組成A相、B相和C相的可控硅元件的觸發(fā)脈沖，A相、B相、C相脈沖通過邏輯電路分配而獲得，也是這一電路特點(diǎn)之一，其原理在電路原理說明中再表述。

（4）本電路再一特點(diǎn)是用一塊KJ041六路雙脈沖電路，這種電路做在一塊電路板上，由于使用的是集成電路，分立元件少，外接線口十分少，故事故發(fā)生率也少，特別與分立元件所組成的觸發(fā)電路比較來說，電路顯得更簡單可靠。

由于這里使用的集成電路都是采用插座式連接，更換集成電路很方便，如果集成電路發(fā)生故障更換很容易（比較分立元件來說），如果分立元件發(fā)生故障，只要將IC全部拔出，那么電路板所集成的分立元件很少，很容易查找問題，一般的電氣技工也很容易處理故障等。論文大全。

（5）做多幾塊整體電路，當(dāng)故障出現(xiàn)時(shí)，整塊更換，能使故障停臺時(shí)間為零。

3.3這種新型的可控硅觸發(fā)電路的組成及工作原理

（1）只用單個(gè)電壓過零采樣變壓器與移相集成電路KJ004內(nèi)部部分電路組成電壓過零采樣電路，并以A相作為電壓過零采樣基準(zhǔn)。

（2）同步電路與普通的觸發(fā)電路相同。

（3）移相電路由專用移相集成電路KJ004組成，KJ004是國內(nèi)生產(chǎn)的，移相相位起點(diǎn)取決于移相輸入電壓，實(shí)際上是一個(gè)壓控移相電路。脈沖輸出由輸出端輸出正、負(fù)兩路方波：輸出口OUT1及OUT2，即得到+A、－A兩脈沖，但+A、－A兩脈沖并不直接控制+A、－A兩個(gè)可控硅，而是只將+A取出作為KJ041六路雙脈沖電路的基準(zhǔn)時(shí)鐘，送到緊接連的內(nèi)同步電路。

（4）這里設(shè)置了一個(gè)內(nèi)同步電路，電路組成見2，其原理簡介如下。

圖2

該電路的主要作用是使高穩(wěn)定度的壓控振蕩器的振蕩頻率通過扭環(huán)形計(jì)數(shù)器后取出六分之一即A1的作頻率及相位反饋，并與外部基準(zhǔn)頻率Fref作精確地同步。

壓控振蕩器的振蕩頻率CP=3*A1=3x100=300Hz/s，A1=Fref。

電路由可預(yù)置可逆計(jì)數(shù)器CD4029、雙D觸發(fā)器CD4013、四異或門CD4070和運(yùn)算放大器LM741等組成為快速同步壓控振蕩器。其中IC1：CD4013將外部基準(zhǔn)頻率Fref進(jìn)行4分頻，產(chǎn)生相位差為90度的二個(gè)信號分別送入IC3：CD4070的門1和門2，IC2：CD4013也將壓控振蕩器輸出的頻率Fout進(jìn)行4分頻后送入IC3：CD4070的門1和門2，門1和門2兩個(gè)輸出端輸出信號之間的相位關(guān)系取決于壓控振蕩器的頻率高于還是低于外部基準(zhǔn)頻率Fref，而頻率取決于壓控振蕩器的頻率與基準(zhǔn)頻率之差。

IC4、IC5：LM741組成施密特觸發(fā)器為IC6：CD4029提供時(shí)鐘CP及控制信號V/D。如果壓控振蕩器的頻率低于外部基準(zhǔn)頻率，則IC4輸出高電平“1” 狀態(tài)，IC6按照與頻率差成正比的速率進(jìn)行加計(jì)數(shù)，蟲IC6和2R-R梯形電阻網(wǎng)絡(luò)組成的數(shù)/模轉(zhuǎn)換器把增加的電壓供給壓控振蕩器，從而提高振蕩器的頻率。如果壓控振蕩器的頻率高于外部基準(zhǔn)頻率時(shí)其作用恰好相反。論文大全。

該D/A轉(zhuǎn)換電路將由九個(gè)電阻及CD4029可預(yù)置十進(jìn)制/十六進(jìn)制可逆計(jì)算器四位輸出端組成，由電阻組成的D/A轉(zhuǎn)換電路價(jià)格較便宜，即簡單的數(shù)模轉(zhuǎn)換。該電路可用DAC0808，8位數(shù)/模電路代替。進(jìn)行D/A轉(zhuǎn)換后控制壓控振蕩器（VCO），由VCO發(fā)出脈沖，送給扭環(huán)形計(jì)數(shù)器構(gòu)成的順序脈沖發(fā)生器。論文大全。壓控振蕩器（VCO）的振蕩頻率fout=3fin=3x100=300Hz/s。

（5）扭環(huán)形計(jì)數(shù)器構(gòu)成的順序脈沖發(fā)生器。

由3個(gè)D觸發(fā)器（實(shí)際上由兩塊二D觸發(fā)器的CD4013集成電路）和兩塊三入三與非門的CD4023集成電路及一塊帶緩沖器的六反相器CD4049集成電路所組成；采用扭環(huán)形計(jì)數(shù)器構(gòu)成的順序脈沖發(fā)生器是不存在數(shù)字脈沖竟?fàn)幟半U(xiǎn)現(xiàn)象。

電路采用了上升沿觸發(fā)，觸發(fā)信號是由VCO發(fā)出的脈沖串作扭環(huán)形計(jì)數(shù)器的時(shí)鐘，由于交流電每一個(gè)周期采樣有兩次過零，50個(gè)周期共有100次過零采樣脈沖，即fin=100Hz/s，所以fout=3fin，fin是已經(jīng)實(shí)施了相位移動(dòng)的+A相的觸發(fā)脈沖，并以此作為內(nèi)快速同步器的基準(zhǔn)時(shí)鐘。

使得VCO每兩次同步后就發(fā)出六個(gè)時(shí)鐘信號去控制扭環(huán)形計(jì)數(shù)器，使扭環(huán)形計(jì)數(shù)器所發(fā)出的六路脈沖間隔相等而發(fā)生時(shí)間不同的脈沖信號，再送到KJ041C 實(shí)行雙脈沖發(fā)生，以觸發(fā)六個(gè)可控硅。

該電路每次發(fā)出六個(gè)脈沖信號，且每次從A1取出一個(gè)脈沖送回內(nèi)同步電路作比較，所以該電路的脈沖次數(shù)每次都相等并以后保證相位同步。

整個(gè)電路還未畫出是六個(gè)脈沖信號與六個(gè)可控硅的直流電路隔離部份，直流電路隔離可用光電方式隔離或用脈沖變壓器方式電感隔離，該電路還可以擴(kuò)展使用。

4.結(jié)論

1）此電路是基于各種技術(shù)知識綜合而設(shè)計(jì)而成的。如模擬電子技術(shù)、數(shù)字電路技術(shù)、可控硅技術(shù)、集成電路開發(fā)應(yīng)用等知識所組成。本電路是否完善，請專家們批評指出。本人利用業(yè)余時(shí)間及用自己出資購買的元件對本電路做了實(shí)驗(yàn)。

2)可控硅觸發(fā)電路還有電路組成更簡單的，就是采用單片微機(jī)即單片機(jī)IC組成。采用單片微機(jī)組成的可控硅觸發(fā)電路可謂簡單可靠而且成本低廉，但必須遍寫控制程序，其程序也十分簡單，但必須依賴計(jì)算機(jī)程序員，一般技工無法完成，這是使用單片機(jī)的缺點(diǎn)。

3)不采用專用移相IC及雙脈沖IC，用普通數(shù)字IC及運(yùn)算放大器和定時(shí)器等也可以組成與用專用移相IC及雙脈沖IC組成的可控硅觸發(fā)電路有相同的效果。

【參考資料】

[1] 閻石主編.數(shù)字電子技術(shù)基礎(chǔ)第五版,清化大學(xué)電子教研室編,2006.

[2] 童詩白主編.模擬電子技術(shù)基礎(chǔ)第二版.清華大學(xué)教研組編,2006.

[3] 童詩白，徐振英編.現(xiàn)代電子學(xué)及應(yīng)用.高等教育出版社，1994.

[4] 龍忠琪,賈立新.數(shù)字集成電路教程.科學(xué)出版社，2003.

篇9

關(guān)鍵詞： 《射頻集成電路設(shè)計(jì)》課程 教學(xué)改革 理論教學(xué) 實(shí)驗(yàn)教學(xué)

當(dāng)前無線通信、全球定位及雷達(dá)等行業(yè)的爆炸性增長推動(dòng)射頻（RF）電路設(shè)計(jì)領(lǐng)域再次興起，對射頻集成電路設(shè)計(jì)工程師的需求巨大。不少高校已將《射頻集成電路設(shè)計(jì)》課程作為電子信息類學(xué)生的專業(yè)必修課。射頻集成電路設(shè)計(jì)與低頻模擬集成電路設(shè)計(jì)及分立射頻電路設(shè)計(jì)是完全不同的工作。本課程涉及多方面的基礎(chǔ)知識、信息量大、實(shí)踐性強(qiáng)，因此搞好射頻集成電路的教學(xué)工作對提高教學(xué)質(zhì)量、培養(yǎng)學(xué)生的實(shí)踐能力和創(chuàng)新意識、提高就業(yè)競爭力等方面均具有重要意義［1］。

一、理論教學(xué)方面

1.兼顧基礎(chǔ)性與工程性確定授課內(nèi)容。

目前，“射頻集成電路設(shè)計(jì)”課程有大量的國內(nèi)外優(yōu)秀教材可選，如Thomas H. Lee著的“The design of CMOS radio frequency integrated circuits”，Reinhold Ludwig及Pavel Bretchko著的“RF circuit design：Theory and applications”，W. Alan Davis及Krishna K. Agarwal著的“Radio frequency circuit design”，等等。不同的教材針對的讀者各不相同，有的針對具有堅(jiān)實(shí)理論基礎(chǔ)的研究生，有的針對工程技術(shù)人員。針對本科生的教學(xué)，前期應(yīng)講授基本理論知識，使學(xué)生快速進(jìn)入射頻領(lǐng)域，接著轉(zhuǎn)向更實(shí)用的射頻集成電路設(shè)計(jì)，避開冗長的數(shù)學(xué)推導(dǎo)。講授內(nèi)容包括傳輸線分析、Smith圓圖、多端口網(wǎng)絡(luò)、濾波器設(shè)計(jì)、放大器設(shè)計(jì)及振蕩器、混頻器設(shè)計(jì)等。

建立并完善彈性教學(xué)制度。在教學(xué)目標(biāo)不變的情況下，教學(xué)計(jì)劃根據(jù)實(shí)際情況進(jìn)行適當(dāng)調(diào)整，從提高就業(yè)競爭力的角度使學(xué)生得到專業(yè)化訓(xùn)練，綜合培養(yǎng)職業(yè)技能與職業(yè)意識。

2.利用生動(dòng)形象的課件輔助教學(xué)。

多媒體課件是提高課堂教學(xué)質(zhì)量的重要手段。制作課程的電子課件，反映教師的授課思想，體現(xiàn)授課內(nèi)容精華，使學(xué)生提綱挈領(lǐng)地掌握知識要點(diǎn)。課件中穿插圖片、動(dòng)畫、視頻等媒體素材［2］，力求生動(dòng)形象，使學(xué)生印象深刻。課件與板書相互補(bǔ)充，取長補(bǔ)短，避免枯燥的課堂講解，很好地完成教學(xué)目標(biāo)。在多媒體課件的教學(xué)過程中，不斷積累經(jīng)驗(yàn)，注重與同類課件之間的交流，取其所長，不斷完善。教師應(yīng)不斷提高自身的專業(yè)素養(yǎng)及創(chuàng)新能力，使多媒體課件真正發(fā)揮集中性和交互性的作用，活躍課堂氣氛，培養(yǎng)學(xué)生的學(xué)習(xí)興趣，激發(fā)學(xué)生的感官效能，加快知識點(diǎn)的接收、理解和記憶，促進(jìn)學(xué)生自主學(xué)習(xí)，提高教學(xué)效率。

3.以教師為主導(dǎo)和以學(xué)生為主體相結(jié)合。

教學(xué)過程中，教師起主導(dǎo)作用。教師不僅要有豐富扎實(shí)的理論知識和實(shí)踐操作能力，而且要有豐富的教學(xué)、科研經(jīng)驗(yàn)。要利用教學(xué)、科研、產(chǎn)業(yè)化相結(jié)合的新型模式，將科研優(yōu)勢轉(zhuǎn)化為教學(xué)優(yōu)勢，用科研、產(chǎn)業(yè)的成果豐富和完善射頻集成電路的理論與實(shí)踐教學(xué)。要通過課程項(xiàng)目研究開發(fā)、項(xiàng)目教學(xué)與成果轉(zhuǎn)化，做到與行業(yè)接軌。在課程項(xiàng)目化過程中要與企業(yè)建立密切的聯(lián)系，在課程內(nèi)容和實(shí)踐教學(xué)體系的設(shè)置上不斷調(diào)整，力求帶給學(xué)生最新的知識與技能，保證讓學(xué)生學(xué)有所用［3］。應(yīng)追蹤國內(nèi)外專業(yè)動(dòng)向，對近幾年射頻集成電路領(lǐng)域所取得的成果和有待深入研究的問題進(jìn)行介紹，保證課程內(nèi)容的時(shí)效性與先進(jìn)性，讓學(xué)生了解射頻集成電路行業(yè)的現(xiàn)狀及發(fā)展趨勢，激發(fā)學(xué)生的學(xué)習(xí)興趣，取得較好的教學(xué)效果。

高質(zhì)量的課堂教學(xué)不僅與教師的專業(yè)知識、教學(xué)能力有關(guān)，學(xué)生的專業(yè)背景、學(xué)習(xí)能力和學(xué)習(xí)態(tài)度對課堂教學(xué)的有效性也有一定的影響。教師在授課過程中要活躍課堂教學(xué)氣氛，循序漸進(jìn)地引導(dǎo)學(xué)生進(jìn)行思考，培養(yǎng)其自主學(xué)習(xí)能力、表達(dá)交流能力，營造快樂學(xué)習(xí)的氛圍。

二、實(shí)驗(yàn)教學(xué)方面

1.從基礎(chǔ)性、全面性、工程性三個(gè)方面完善實(shí)驗(yàn)內(nèi)容。

射頻集成電路的問題較多地表現(xiàn)在電路匹配、靈敏度、器件參數(shù)一致性等問題，解決這些問題需要有強(qiáng)大的工具支持。ADS（Advanced Design System，先進(jìn)設(shè)計(jì)系統(tǒng)）是一種功能強(qiáng)大的射頻電路設(shè)計(jì)工具［4］。實(shí)驗(yàn)內(nèi)容的設(shè)置包括基礎(chǔ)部分和工程部分，并兼顧全面性的要求。基礎(chǔ)部分包括DC仿真、AC仿真、S參數(shù)仿真、瞬態(tài)仿真等，工程部分包括射頻濾波器、低噪聲放大器、混頻器設(shè)計(jì)等。

2.建立網(wǎng)絡(luò)教學(xué)平臺。

網(wǎng)絡(luò)教學(xué)平臺在時(shí)間和空間上對課堂教學(xué)進(jìn)行了擴(kuò)展。下載中心有大量的與課程相關(guān)的資料，包括國內(nèi)外優(yōu)秀教材推薦，國內(nèi)外射頻領(lǐng)域的優(yōu)秀團(tuán)隊(duì)及最近研究進(jìn)展，實(shí)用軟件學(xué)習(xí)指南，典型的工程實(shí)例，等等，為感興趣的學(xué)生進(jìn)行更深入的研究提供了捷徑。學(xué)生可在網(wǎng)上與教師進(jìn)行交流、挖掘潛在人才。

三、結(jié)語

本文從理論教學(xué)和實(shí)驗(yàn)教學(xué)兩個(gè)方面對“射頻集成電路設(shè)計(jì)”課程教學(xué)改革進(jìn)行了有益的探討。經(jīng)過近幾年的研究及建設(shè)，本課程的教學(xué)取得了較好的效果，深受學(xué)生好評。

參考文獻(xiàn)：

［1］Reinhold Ludwig.射頻電路設(shè)計(jì)――理論與應(yīng)用［M］.北京：電子工業(yè)出版社，2002.

［2］王云，褚慶昕，涂治紅.射頻電路與天線立體化實(shí)驗(yàn)教材建設(shè)［J］.中國現(xiàn)代教育設(shè)備，2011，11：124-126.

篇10

關(guān)鍵詞：快速啟動(dòng)電路；欠壓保護(hù)；遲滯電壓

中圖分類號：TN432 文獻(xiàn)標(biāo)識碼：A 文章編號：1674-7712 （2014） 12-0000-01

欠壓保護(hù)也稱低電壓保護(hù)[1，2]，是指集成電路中由于某種原因使得電源電壓值降低到一定的極限值時(shí)，欠壓保護(hù)電路能夠檢測到電源電壓較低，將芯片關(guān)斷并保持與電源的切斷狀態(tài)，待電源電壓恢復(fù)到一定的大小時(shí)，芯片可恢復(fù)工作。

欠壓保護(hù)電路是集成電路設(shè)計(jì)中必不可少的模塊，是保證系統(tǒng)在工作環(huán)境異常情況下能夠保持系統(tǒng)穩(wěn)定的基礎(chǔ)。傳統(tǒng)的欠壓保護(hù)電路[3]利用電阻對電源電壓進(jìn)行分壓，將分壓后得到的電壓與參考電壓通過遲滯比較器進(jìn)行比較，從而檢測電源電壓是否欠壓。因此，欠壓保護(hù)電路需要外部參考電壓，電路的獨(dú)立性較差；同時(shí)，引入遲滯比較器和電阻分壓電路，使得電路結(jié)構(gòu)變得復(fù)雜，也增大了電路的面積。

本文提出一種新型欠壓保護(hù)電路，電路不需要使用外部參考電壓[4]和遲滯比較器[5]，利用一種類似于帶隙基準(zhǔn)PTAT電流源的電路結(jié)構(gòu)完成對電源電壓的檢測和比較；同時(shí)，巧妙地利用負(fù)反饋實(shí)現(xiàn)了電路對電壓檢測的遲滯功能；最后，電路設(shè)計(jì)了提高電路啟動(dòng)速度的單元模塊電路，確保了欠壓保護(hù)電路在電源電壓恢復(fù)正常后電路能夠迅速正常工作。

一、欠壓保護(hù)電路分析與設(shè)計(jì)

新型欠壓保護(hù)電路的原理如圖2所示，電路主要由三部分組成：類帶隙基準(zhǔn)PTAT電流源的電壓檢測電路；負(fù)反饋電路構(gòu)成的遲滯電路模塊；快速啟動(dòng)電路。其中，電壓檢測電路由三極管Q1、Q2，電阻R1、R2、R5、R6、R7和MOS管MP1、MP2、（一）核心電路工作原理

在圖2所示的新型欠壓保護(hù)電路中，三極管Q1、Q2和電阻R1、R2構(gòu)成類似于帶隙基準(zhǔn)電壓源的欠壓保護(hù)電路核心部分。三極管Q1的面積為Q2的n倍，三極管Q1和Q2的基極電位為電源電壓經(jīng)過分壓后得到的電壓VO1。

當(dāng)電源電壓從零開始上升并達(dá)到一定的值之后，三極管Q1和Q2打開并流過電流，MOS管MP1、MP2，電阻R1、R2組成的電路正常工作。

（二）遲滯原理

為了避免當(dāng)電源電壓大小在翻轉(zhuǎn)閾值電壓附近周圍變化時(shí)，欠壓保護(hù)電路的輸出結(jié)果在翻轉(zhuǎn)閾值周圍出現(xiàn)反復(fù)高頻變化，電路引入了正反饋電路，NMOS管MN3隨著輸出電平的高低導(dǎo)通或者關(guān)斷。

當(dāng)電源電壓較低，輸出電平為低電平時(shí)，NMOS管MN3導(dǎo)通，此時(shí)

當(dāng)VREF具有零溫度系數(shù)時(shí)，遲滯電壓 也具有零溫度系數(shù)，這也是本電路的優(yōu)點(diǎn)之一。

（三）快速啟動(dòng)電路原理

在集成電路的設(shè)計(jì)中，欠壓保護(hù)電路作為集成電路的保護(hù)單元模塊，必須在電路整體啟動(dòng)之前工作，因此保護(hù)電路的啟動(dòng)速度必須得到重視。在以往的欠壓保護(hù)電路的設(shè)計(jì)中，一般只關(guān)注保護(hù)電路的自啟動(dòng)問題，而忽略保護(hù)電路啟動(dòng)速度的分析和優(yōu)化。

新型欠壓保護(hù)電路在不需要使用外部參考電壓的同時(shí)，優(yōu)化了電路的自啟動(dòng)過程。當(dāng)電源電壓VDD由低電平逐漸上升至高電平時(shí)，三極管Q3的基極與三極管Q4的集電極電位也隨之上升，三極管Q3優(yōu)先于三極管Q1和Q2導(dǎo)通，使得MP1柵極電位隨之下降。當(dāng)電源電壓上升至一定大小時(shí)，Q1和Q2開始工作，MP1導(dǎo)通，電路正常工作，三極管Q3和Q4加快了電路寄生電容存儲電荷的泄放速度，加快了電路的啟動(dòng)速度。同時(shí)，當(dāng)電路正常工作時(shí)，Q1發(fā)射極電壓VE1上升，三極管Q3隨之關(guān)閉，快速啟動(dòng)電路不再影響電路正常工作。

二、仿真結(jié)果與分析

三、結(jié)束語

本文設(shè)計(jì)的欠壓保護(hù)電路，充分利用了類帶隙基準(zhǔn)PTAT電流源結(jié)構(gòu)中電源電壓大小對PTAT電流大小的影響，完成了電源電壓的檢測功能；利用電阻分壓原理來調(diào)整欠壓保護(hù)閾值，通過調(diào)節(jié)電阻分壓電路從而調(diào)整遲滯電壓閾值的大小；同時(shí)，優(yōu)化了啟動(dòng)電路設(shè)計(jì)，電路具有啟動(dòng)時(shí)間短的優(yōu)點(diǎn)。該電路使用較少的器件完成了整個(gè)電路的設(shè)計(jì)，在滿足高檢測精度的同時(shí)降低了功耗。

參考文獻(xiàn)：

[1]王銳，唐婷婷.一種BICMOS欠壓保護(hù)電路的設(shè)計(jì)[J].電子科技，2006（10）：76-78.

[2]王智鵬，楊虹.一款無電壓比較器的欠壓保護(hù)電路[J].電子世界，2012（07）：51-52.

[3]趙春波，許偉，吳玉廣.一種CMOS欠壓保護(hù)電路的設(shè)計(jì)[J].集成電路與元器件，2004（10）：172-174.

[4]錢金川，朱守敏.一種過壓欠壓及延時(shí)保護(hù)電路的設(shè)計(jì)[J].機(jī)床電器，2008（01）：57-59.

[5]鄒雪城，韓俊峰.一種基于比例電流的欠壓保護(hù)電路的設(shè)計(jì)和實(shí)現(xiàn)[J].華中科技大學(xué)學(xué)報(bào)（自然科學(xué)版），2007（35）：64-66.

[6]Allen P E，Holberg D R.CMOS模擬集成電路設(shè)計(jì)[M].北京：電子工業(yè)出版社，2005.

[7]Gray P R，Meyer R G.Analysis and Design of Analog Integrated Circuits[M].John Wiley，2001.