電子自動化技術發展及數字電子中運用

導語：電子自動化技術發展及數字電子中運用一文來源于網友上傳，不代表本站觀點，若需要原創文章可咨詢客服老師，歡迎參考。

EDA(ElectronicsDesignAutomation)即電子設計自動化技術,是一種以計算機為工作平臺,利用電子技術、計算機技術、智能化技術等多種應用學科的最新成果,開發成的一整套電子CAD軟件,是一種用于電子元件產品和系統設計的綜合技術。主要能幫助電子工程師從事三方面的設計工作,即IC設計、電子電路設計和PCB設計。

1EDA技術的基本特征及發展趨勢

EDA技術的基本特征是采用高級語言描述,具有系統級仿真和綜合能力。具體而言,設計人員采用“自頂向下”的設計方法,對整個系統進行方案設計和功能劃分,然后采用VHDL、Verilog-HDL、ABEL等硬件描述語言對高層次和系統行為進行設計,并通過邏輯綜合優化工具生成目標文件,最后系統的電路由CPLD、FPGA或ASIC(專用集成電路)來實現。EDA技術的發展至今已有30年的歷程,其大致可分為三個階段。20世紀70年代為計算機輔助設計(CAD)階段,人們用計算機輔助進行電路原理圖編輯、PCB布局布線,這極大的促進了當時中小規模集成電路的開發和應用,使人們得以從繁雜的機械圖的版圖設計工作中解脫出來,這是第一代EDA技術。80年代,出現了以計算機仿真和自動布線為核心技術的第二代EDA技術,即計算機輔助工程階段(CAE),其主要功能:原理圖輸入、邏輯仿真、電路分析、自動布局布線、PCB后分析,稱之為“電路級設計”。90年代后,出現了以高級語言描述、系統級仿真和綜合技術為特征的第三代EDA技術。它采用的是一種“自頂向下”的全新設計方法,這種設計方法首先從系統設計入手,在頂層進行功能方框圖的劃分和結構設計,在方框圖一級進行仿真、糾錯,并用硬件描述語言對高層次的系統和行為進行描述,在系統一級進行驗證,然后用綜合優化工具生成具體門電路的網絡表,其對應的物理實現級可以用ASIC來完成。由于設計的主要仿真和調試過程是在高層次上完成的,也就有利于早期發現結構設計上的錯誤,避免了設計工作的浪費,極大地提高了系統設計效率,縮短了產品的研發周期。

2EDA技術的基本設計思路

2.1EDA技術的電路級設計

電路級設計工作的流程圖如圖1所示。設計人員首先確定設計方案,并選擇能實現該方案的合適元器件,然后根據元器件設計電路原理圖,接著進行第一次仿真,其中包括數字電路的邏輯模擬、故障分析等,其作用是在元件模型庫的支持下檢驗設計方案在功能方面的正確性。仿真通過后,根據原理圖產生的電氣連接網絡表進行PCB板的自動布局布線。在制作PCB之前,還可以進行PCB后分析,并將分析結果反饋回電路圖,進行第二次仿真,稱之為后仿真。其作用是檢驗PCB板在實際工作環境中的可行性。綜上所述,EDA技術的電路級設計可以使設計人員在實際的電子系統產生以前,就“已經”全面了解系統的功能特性和物理特性,從而將開發風險消滅在設計階段,縮短開發時間,降低開發成本。

2.2EDA技術的系統級設計

隨著技術的進步,電子產品的更新換代日新月異,產品的復雜程度得到了大幅增加,以前鑒于電路級設計的EDA技術已不能適應新的形勢,必須有一種高層次的設計方法,即“系統級設計”。其設計流程圖如圖2所示。基于系統級的EDA設計方法其主要思路是采用“自頂向下”的設計方法,使開發者從一開始就要考慮到產品生產周期的諸多方面,包括質量成本、開發周期等因素。第一步從系統方案設計入手,在頂層進行系統功能劃分和結構設計,第二步用VHDL、Verilog-HDL等硬件描述語言對高層次的系統行為進行描述;第三步通過編譯器形成標準的VHDL文件,并在系統級驗證系統功能的設計正確性;第四步用邏輯綜合優化工具生成具體的門級邏輯電路的網絡表,這是將高層次的描述轉化為硬件電路的關鍵;第五步將利用產生的網絡表進行適配前的時序仿真;最后系統的物理實現級,它可以是CPLD、FPGA或ASIC。

3EDA技術在現代數字電子系統設計中的應用

3.1設計要求

設計一個四位二進制同步計數器。同步計數器是指在時鐘脈沖(CP)的控制下,構成計數器的各觸發器狀態能夠同時發生變化。該計數器帶異步復位,計數允許,四位二進制同步計數器電路,如圖3所示,其真值表如表1。

3.2用VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage)來設計

其設計代碼如下:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYcountAISPORT(cp,clr,en:INSTD_LOGIC;Qa,,qb,qc,qd:OUTSTD_LOGIC);ENDcountAARCHITECTUREcountAOFcountAISSIGNALcount_4:STD_LOGIC_VETOR(3DOWNTO0);BEGINQa<=count_4(0);Qb<=count_4(1);Qc<=count_4(2);Qd<=count_4(3);PROCESS(cp,clr)BEGINIF(clr=1)THENCount_4<=“0000”;ELSEIF(CP‘EVENTANDCP=1)THENIF(en=1)THENIF(count_4=“1011”)THENcount_4=“0000”;ELSEcount_4=count__4+1;ENDIF;ENDIF;ENDIF;ENDPROCESS;ENDexample;

3.3系統功能仿真

即驗證系統設計模塊的邏輯功能。設計人員可以利用EDA工具,運用測試平臺的方法來進行驗證。測試平臺可以實現自動地對被測試單元輸入信號測試矢量,并且通過波形輸出,文件記錄輸出或與測試平臺中的設定輸出矢量相比較,驗證仿真結果。本系統輸入CP,CLR,EN三個信號,可以得到其輸出波形。經驗證,系統邏輯功能正確。(注:一般較簡單的系統也可忽略這一步)。

3.4邏輯綜合與優化

所謂邏輯綜合,即是將較高抽象層次的描述自動地轉換到較低抽象層次描述的一種方法,目前的EDA工具提供了良好的邏輯綜合與優化功能。它利用綜合器對VHDL源代碼進行綜合,優化處理,并將設計人員設計的邏輯電路圖自動轉化為門級電路,并生成相應的網絡表文件。一般的邏輯綜合過程如圖4所示。

3.5系統時序仿真

即驗證系統設計模塊的時序關系。本系統在輸入CP、EN、CLR三個信號下,可以輸出時序波形圖。從時序波形圖可知,系統的延遲時間符合設計要求。(時序圖略)3.6編程下載經過以上幾個設計步驟以后,設計人員在確定設計系統基本成功以后,即可通過編程器或下載電纜下載數據流進行硬件驗證。最后物理實現級通過ASIC形式實現。

4結論

隨著科技的進步,電子產品的更新可謂日新月異,EDA技術是電子產品開發研制的動力源和加速器,也是現代電子設計的核心,特別是進入21世紀,伴隨CPLD,FPGA等ISP邏輯器件的廣泛應用,VHDL、Verilog—HDL等硬件描述語言的普及,ASIC技術的不斷完善,EDA技術在現代數字電子系統中的應用越來越重要。目前,EDA技術在我國尚未普及,掌握和普及EDA技術對于更新傳統的電子設計方法和加入WTO以后我國電子工業迎接世界的競爭和挑戰,都將起到積極的作用。