電路設(shè)計與實(shí)現(xiàn)分析

導(dǎo)語：電路設(shè)計與實(shí)現(xiàn)分析一文來源于網(wǎng)友上傳，不代表本站觀點(diǎn)，若需要原創(chuàng)文章可咨詢客服老師，歡迎參考。

1跟蹤解調(diào)電路的數(shù)學(xué)模型

本設(shè)計采用延遲鎖定環(huán)(DLL)和科斯塔斯環(huán)(Costas)分別作為跟蹤解調(diào)電路中偽碼跟蹤環(huán)路和載波跟蹤環(huán)路的數(shù)學(xué)模型。擴(kuò)頻信號的同步具體包括:捕獲和跟蹤。捕獲是完成對信號的粗同步,使偽碼相位對齊到半個碼片之內(nèi),載波多普勒頻移落在一個多普勒頻移單元之內(nèi)。跟蹤環(huán)路又分偽碼跟蹤環(huán)和載波跟蹤環(huán)。偽碼跟蹤環(huán)可跟蹤由于載體與發(fā)射機(jī)相對運(yùn)動引發(fā)的偽碼相位偏移,載波跟蹤環(huán)則對載波相位和載波多普勒頻移實(shí)現(xiàn)跟蹤。原理框圖如圖1所示。具體設(shè)計實(shí)現(xiàn)過程中,首先將輸入信號與本地載波相乘實(shí)現(xiàn)載波分離,然后分別與超前、滯后和對準(zhǔn)支路的偽碼相乘進(jìn)行解擴(kuò),并通過積分累加器來提高信噪比,同時濾除高頻分量。其中偽碼跟蹤環(huán)采用超前和滯后能量差檢測器(DLL),載波跟蹤環(huán)采用四相反正切鑒相器(PLL),得到的偽碼和載波相位誤差通過環(huán)路濾波器實(shí)時反饋到偽碼和載波DCO,用以調(diào)整偽碼和載波DCO的頻率最終來達(dá)到減小誤差的目的。

2跟蹤解調(diào)電路設(shè)計

2.1信號相關(guān)處理電路設(shè)計。信號相關(guān)處理電路主要負(fù)責(zé)建立載波DCO、偽碼DCO、乘法器和碼相關(guān)及積分清洗電路,用來完成對高頻信號的過濾,并產(chǎn)生處理器所需要的數(shù)據(jù)。2.2NiosII軟核處理器設(shè)計。NiosII軟核處理器的作用是配合相關(guān)處理單元實(shí)現(xiàn)環(huán)路跟蹤算法,其通過QuartusII軟件中集成的軟核設(shè)計軟件SOPCBuilder設(shè)計實(shí)現(xiàn),主要包括CPU、片上存儲器、串行調(diào)試接口JTAGUART、地址線address、雙向數(shù)據(jù)線data、讀寫控制線r_w、中斷輸出線interupt。設(shè)計完成后可作為自定義元件,在QuartusII中調(diào)用。2.3處理器外圍接口設(shè)計。外圍接口電路是連接處理器與外圍邏輯單元的橋梁,在該設(shè)計中其主要負(fù)責(zé)在控制信號的作用下完成外圍邏輯電路與NiosII處理器間的數(shù)據(jù)交互,以實(shí)現(xiàn)擴(kuò)頻信號跟蹤解調(diào)電路的完整功能。

3環(huán)路跟蹤算法軟件設(shè)計

3.1算法的總體流程。擴(kuò)頻信號跟蹤解調(diào)電路中,環(huán)路跟蹤算法主要是接收并處理相關(guān)器的累加值,以完成鑒頻、鑒相和濾波、載波和碼DCO控制量的調(diào)節(jié)等功能。3.2偽碼跟蹤環(huán)路算法設(shè)計偽碼跟蹤算法采用二階超前—滯后非相干跟蹤環(huán),在偽碼跟蹤過程中,跟蹤算法間歇性讀取積分清洗電路的輸出值,將其用于偽碼相位的比較,并將比較結(jié)果作用于環(huán)路濾波器以產(chǎn)生碼DCO的相位控制字。偽碼相位比較時首先判斷超前滯后對準(zhǔn)支路的相關(guān)值,并將其與失鎖門限LV進(jìn)行比較,即：當(dāng)2()PLZkV成立時,碼跟蹤進(jìn)行歸一化鑒相：這樣,在信號處理的過程中,就可以避免不同強(qiáng)度信號的變化引起的干擾,當(dāng)歸一化處理結(jié)束后,程序轉(zhuǎn)入環(huán)路濾波算法,環(huán)路濾波對噪聲和高頻分量起抑制作用,并控制著碼環(huán)路的相位校正速度。當(dāng)2()PLZkV不成立時,偽碼失鎖,置失鎖標(biāo)志,程序返回。3.3載波跟蹤算法設(shè)計。偽碼跟蹤穩(wěn)定后,環(huán)路轉(zhuǎn)入載波跟蹤階段,依次進(jìn)行頻率跟蹤和相位跟蹤。進(jìn)入載波跟蹤程序后,算法實(shí)時計算平均頻率誤差以判斷頻率是否穩(wěn)定跟蹤,待頻率跟蹤穩(wěn)定后則置頻率穩(wěn)定標(biāo)志,程序進(jìn)入相位跟蹤。進(jìn)入相位跟蹤后程序流程和頻率跟蹤流程類似。通過實(shí)時判斷相位誤差來檢測是否達(dá)到穩(wěn)定跟蹤,進(jìn)而決定相位跟蹤穩(wěn)定標(biāo)志的置與否。

4結(jié)語

本文在FPGA中設(shè)計實(shí)現(xiàn)了偽碼和載波跟蹤解調(diào)電路,并得出正確的仿真結(jié)果;在FPGA中構(gòu)建自定義的NiosII軟核處理器,以作為實(shí)現(xiàn)環(huán)路跟蹤算法的平臺;通過構(gòu)建NiosII軟核處理器,并在其中設(shè)計高級算法,可以提高系統(tǒng)的集成度,增加系統(tǒng)的易維護(hù)性和可升級能力。

參考文獻(xiàn)

[1]徐光輝,程東旭,黃如.基于FPGA的嵌入式開發(fā)與應(yīng)用[M].北京:電子工業(yè)出版社,2006.

[2]李蘭英.NiosII嵌入式軟核SOPC設(shè)計原理及應(yīng)用[M].北京:北京航空航天大學(xué)出版社,2006.

[3]劉殿敏,李科杰.基于FPGA的數(shù)字Costas鎖相環(huán)路的設(shè)計[J].小型微型計算機(jī)系統(tǒng),2005,26(5A):877-880.

[4]張厥盛,鄭繼禹,萬心平.鎖相技術(shù)[M].西安:西安電子科技大學(xué)出版社,1994.

[5]石玉景,胡波,宋崢東.一種基于NIOS的突發(fā)調(diào)制解調(diào)器設(shè)計及實(shí)現(xiàn)[J].無線電工程,2014,44(6):36-38.

[6]何文青,宋春林,董航,等.數(shù)字鎖相環(huán)提取位同步信號的改進(jìn)與實(shí)現(xiàn)[J].無線電通信技術(shù),2015,41(1):74-76.

作者:李新亮 單位:中華通信系統(tǒng)有限責(zé)任公司河北分公司