集成電路可靠性范文

導語：如何才能寫好一篇集成電路可靠性，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

關鍵詞：塑封集成電路；非氣密性；水汽；分層；失效；措施

1 引言

近年來，塑料封裝工藝在微電子封裝業中得到了廣泛應用，已占據了超過90%（封裝數量）的市場份額。與金屬封裝、陶瓷封裝相比，由于塑料封裝可以實現自動化和規模化生產，生產成本低，使得塑料封裝成為封裝業的主導封裝工藝。雖然塑料封裝有其突出的優點，但它也存在許多不足之處，如熱穩定性能差，非氣密性等，特別是塑料封裝中常用的聚合物改性環氧樹脂，其易于吸收周圍環境中的水汽而對器件本身的可靠性帶來不良影響。這些水汽在受熱汽化時產生熱膨脹應力，蒸汽壓力急劇升高，封裝器件的局部區域產生層間開裂[1]，導致器件內部產生分層[1]、焊線損傷及“爆米花”等各種不良現象，在有害氣氛作用下還會對芯片表面產生腐蝕并對器件產生不良影響。因此，由水汽帶來的產品可靠性及失效問題，已經成為微電子封裝研究領域中要著力解決的熱點和難點，受到越來越多的關注與重視。下面是由水汽引起器件失效的一個案例分析。

2 案例分析

2.1 現象描述

客戶反饋，他們在使用前，備份器件測試合格，但裝上PCB板后（回流焊峰值溫度為260℃），功能出現異常。對不良器件進行FT測試發現，用手按住不良器件再測試波形恢復正常，不按時測試則波形不正常。客戶寄回兩只上機使用不良器件，我方針對客戶的描述，對不良器件進行了原因分析，并結合試驗進行了驗證。

2.2 分析流程及結果

2.2.1 OS測試

2只不良器件均有開路現象，但反復測試時，開路腳位時好時壞且不穩定，用手按住器件時測試開路現象消失（說明器件內部焊線有接觸不良問題）。

2.2.2 X-ray透視分析

經用X-ray透視分析，不良器件未發現斷絲、脫焊等異常現象。如圖1所示的。

2.2.3 SAM掃描分析

對不良器件進行SAM掃描分析發現，2只不良器件均在塑封料/芯片界面間嚴重分層，如圖2所示。

2.2.4 DECAP分析

抽1只不良器件（1#）解剖，在高倍顯微鏡下檢查后發現：不良器件芯片表面良好，但至少80%的焊線從第一焊點根部斷開或第一焊點脫開，如圖3和圖4所示。

2.2.5 初步分析結論

由上述分析結果初步推斷，該器件可能已吸潮，吸潮的器件在回流高溫過程中，內部水汽急速汽化，產生的熱應力使其各界面間產生分層，并將部分焊線拉斷或拉脫。

3 案例驗證

3.1 確定方案

為了證實初步結論，客戶寄回該批次6只未使用器件，我方擬定兩個試驗方案進行驗證：

方案1：抽3只器件SAM掃描260℃回流焊1次SAM掃描OS測試解剖及切片分析；

方案2：抽3只器件SAM掃描125℃烘烤24小時（去除水汽）260℃回流焊1次SAM掃描OS測試解剖及切片分析

3.2 試驗后分析結果

3.2.1兩種方案試驗前、后SAM掃描分析

方案1：試驗前3只器件各界面均無分層，如圖5所示，但試驗后均在塑封料/芯片界面間有分層，如圖6所示。

方案2： 試驗前3只器件各界面均無分層，如圖7所示，試驗后（a）器件各界面間均無分層，（b）、（c）器件在塑封料/載體界面有分層，但在塑封料/芯片界面無分層，如圖8所示。

3.2.2 兩種方案試驗后OS測試分析

方案1試驗后3只器件均有開路現象，且反復測試時，（b）、（c）器件開路腳位時好時壞不穩定，方案2試驗后的3只器件均開短路良好且測試穩定。

3.2.3 兩種方案試驗后DECAP分析

抽方案1后（a）、（b）器件，方案2后（b）器件解剖[1]，在高倍顯微鏡下檢查后發現：選用方案1試驗后的器件，芯片表面無異常，（a）器件芯片有分層區域的焊線第一焊點有脫焊現象，無分層區域的焊線良好，如圖9的（a）圖所示。（b）器件80%的焊線第一焊點有脫焊現象，脫焊后鋁墊被拔起，且個別壓區硅本體受損，如圖9的（b）圖所示。

選用方案2試驗后的器件，芯片表面、各焊線均良好，做拉力試驗，拉力良好，無斷絲及脫焊現象。如圖10所示。

3.2.4 兩種方案試驗后切片分析

抽方案1后的（c）器件、方案2后的（c）器件，對第一焊點做切片分析[1]，切片后，方案1后的器件金球與壓區鍍銀層間有裂紋且硅本體有損傷，方案2后的器件金球與壓區鍍銀層間、硅本體均良好。（各取3個相同腳位的焊點拍照）：

3.3 驗證結果

經驗證分析可以確認：該器件已吸潮，案例中器件分層、焊線斷開及焊點脫開均因器件內部的高溫蒸汽壓引起。

4 措施

如何預防塑封器件經過回流焊等高溫作用后，在其內部各界面間不產生分層、焊線脫開、斷裂及“爆米花”現象，建議：

（1）盡量采用粘結力高的塑封料和框架[1]。

（2）塑封好經測試是良品的合格器件，經過適當溫度的真空烘烤后，采用防靜電真空包裝時，要在密封靜電包裝塑料袋中放置足夠的干燥劑。

（3）成品應存放在濕度低的有防靜電措施的倉庫里。

（4）在使用環境溫度變化大且濕度大的場合，應采取必要的防止水汽進入器件塑封體的防護措施。

（5）如發現器件已吸潮，高溫前將器件放在125℃烘箱中烘烤24小時，去濕后再使用。

5 結束語

從上面的案例可以看出，水汽對塑封器件可靠性的破壞性是非常嚴重的，因此，要重視和有效預防塑封器件的吸潮問題，如原材料的合理選用及規范貯存、封裝過程中工藝及加工參數的控制、成品在使用前和運輸過程中的包裝規范以及器件吸濕后的補救辦法等。

參考文獻

[1]塑封集成電路離層對可靠性的影響及解決方法.鄒小花,王永忠,周鳴新《電子與封裝》.2009年05期.

篇2

本文分析了智能功率集成電路的發展歷程、應用狀況和研究現狀，希望能拋磚引玉，對相關領域的研究有所貢獻。

【關鍵詞】智能功率集成電路 無刷直流電機 前置驅動電路 高壓驅動芯片

1 智能功率集成電路發展歷程

功率集成電路（Power Integrated Circuit，PIC）最早出現在七十年代后期，是指將通訊接口電路、信號處理電路、控制電路和功率器件等集成在同一芯片中的特殊集成電路。進入九十年代后，PIC的設計與工藝水平不斷提高，性能價格比不斷改進，PIC才逐步進入了實用階段。按早期的工藝發展，一般將功率集成電路分為高壓集成電路（High Voltage Integrated Circuit，HVIC）和智能功率集成電路（Smart Power Integrated Circuit，SPIC）兩類，但隨著PIC的不斷發展，兩者在工作電壓和器件結構上（垂直或橫向）都難以嚴格區分，已習慣于將它們統稱為智能功率集成電路（SPIC）。

2 智能功率集成電路的關鍵技術

2.1 離性價比兼容的CMOS工藝

BCD（Bipolar-CMOS-DMOS）工藝是目前最主要的SPIC制造工藝。它將Bipolar，CMOS和DMOS器件集成在同一個芯片上，整合了Bipolar器件高跨導、強負載驅動能力，CMOS器件集成度高、低功耗的優點以及DMOS器件高電壓、大電流處理能力的優勢，使SPIC芯片具有很好的綜合性能。BCD工藝技術的另一個優點是其發展不像標準CMOS工藝，遵循摩爾定律，追求更小線寬、更快速度。該優點決定了SPIC的發展不受物理極限的限制，使其具有很強的生命力和很長的發展周期。歸納起來，BCD工藝主要的發展方向有三個，即高壓BCD工藝、高功率BCD工藝和高密度BCD工藝。

2.2 大電流集成功率器件

隨著工藝和設計水平的不斷提高，越來越多的新型功率器件成為新的研究熱點。首當其沖的就是超結（SJ，Superjunction）MOS器件。其核心思想就是在器件的漂移區中引入交替的P/N結構。當器件漏極施加反向擊穿電壓時，只要P-型區與N-型區的摻雜濃度和尺寸選擇合理，P-型區與N-型區的電荷就會相互補償，并且兩者完全耗盡。由于漂移區被耗盡，漂移區的場強幾乎恒定，而非有斜率的場強，所以超結MOS器件的耐壓大大提高。此時漂移區摻雜濃度不受擊穿電壓的限制，它的大幅度提高可以大大降低器件的導通電阻。由于導通電阻的降低，可以在相同的導通電阻下使芯片的面積大大減小，從而減小輸入柵電容，提高器件的開關速度。因此，超結MOS器件的出現，打破了“硅極限”的限制。然而，由于其制造工藝復雜，且與BCD工藝不兼容，超結MOS器件目前只在分一立器件上實現了產品化，并未在智能功率集成電路中廣泛使用。

其他新材料器件如砷化嫁（GaAs），碳化硅（SiC）具有禁帶寬度寬、臨界擊穿電場高、飽和速度快等優點，但與目前廠泛產業化的硅基集成電路工藝不兼容，其也未被廣泛應用于智能功率集成電路。

2.3 芯片的可靠性

智能功率集成電路通常工作在高溫、高壓、大電流等苛刻的工作環境下，使得電路與器件的可靠性問題顯得尤為突出。智能功率集成電路主要突出的可靠性問題包括閂鎖失效問題，功率器件的熱載流子效應以及電路的ESD防護問題等。

3 智能功率集成電路的用

從20年前第一次被運用于音頻放大器的電壓調制器至今，智能功率集成電路已經被廣泛運用到包括電子照明、電機驅.動、電源管理、工業控制以及顯示驅動等等廣泛的領域中。以智能功率集成電路為標志的第二次電子革命，促使傳統產業與信息、產業融通，已經對人類生產和生活產生了深遠的影響。

作為智能功率集成電路的一個重要分支，電機驅動芯片始終是一項值得研究的課題。電機驅動芯片是許多產業的核心技術之一，全球消費類驅動市場需要各種各樣的電動機及控制它們的功率電路與器件。電機驅動功率小至數瓦，大至百萬瓦，涵蓋咨詢、醫療、家電、軍事、工業等眾多場合，世界各國耗用在電機驅動芯片方面的電量比例占總發電量的60%-70%。因此，如何降低電機驅動芯片的功耗，提升驅動芯片的性能以最大限度的發揮電機的能力，是電機驅動芯片未來的發展趨勢。

4 國內外研究現狀

國內各大IC設計公司和高校在電機驅動芯片的研究和開發上處于落后地位。杭州士蘭微電子早期推出了單相全波風扇驅動電路SD1561，帶有霍爾傳感器的無刷直流風扇驅動電路SA276。其他國內設計公司如上海格科微電子，杭州矽力杰、蘇州博創等均致力于LCD，LED，PDP等驅動芯片的研發，少有公司在電機驅動芯片上獲得成功。國內高校中，浙江大學、東南大學、電子科技大學以及西安電子科技大學都對高壓橋式驅動電路、小功率馬達驅動電路展開過研究，但芯片性能相比于國外IC公司仍有很大差距。

而在功率器件的可靠性研究方面，世界上各大半導體公司和高校研究人員已經對NLDMOS的熱載流子效應進行了廣泛的研究。對應不同的工作狀態，有不同的退化機制。直流工作狀態下，中等柵壓應力條件下，退化主要發生在器件表面的溝道積累區和靠近源極的鳥嘴區；高柵壓應力條件下，由于Kirk效應的存在，退化主要發生在靠近漏極的側墻區以及鳥嘴區。當工作在未鉗位電感性開關（UIS} Unclamped Inductive Switching）狀態的時候，會反復發生雪崩擊穿。研究表明，NLDMOS的雪崩擊穿退化主要是漏極附近的界面態增加引起的，且退化的程度與流過漏極的電荷量密切相關。雪崩擊穿時流過器件的電流越大，引起的退化也越嚴重。

參考文獻

[1]洪慧，韓雁，文進才，陳科明.功率集成電路技術理論與設計[M].杭州：浙江大學出版社，2011.

[2]易揚波.功率MOS集成電路的可靠性研究和應用[D].南京：東南大學，2009.

[3]馬飛.先進工藝下集成電路的靜電放電防護設計及其可靠性研究[D].杭州：浙江大學，2014.

[4]鄭劍鋒.基于高壓工藝和特定模式下的ESD防護設計與研究[D].杭州：浙江大學，2012.

篇3

【關鍵詞】裸芯片；電老煉；質量控制

1.引言

工程使用大量的元器件，元器件的可靠性已成為工程可靠性的基礎。隨著型號產品輕量化、小型化的發展趨勢，組件、混合電路的應用日益普及[1]。組件、混合電路內部往往使用數量不等的裸芯片，常見的裸芯片類型主要有二、三極管，集成電路，電容等。電老煉是剔除存在早期失效缺陷的元器件的最有效的方法，但由于受到技術、資金等因素的制約，國內外特別是國內半導體生產廠往往缺少對裸芯片進行電老煉的手段。因此裝入工程使用的組件、混合電路的裸芯片未經過電老煉環節，組件、混合電路的電老煉應力又不能滿足剔除裝入其中的存在早期失效缺陷裸芯片的要求。裸芯片的質量與可靠性已成為制約型號產品可靠性的瓶頸，所以有必要對裸芯片的質量控制方法進行研究[2]。

2.國內外裸芯片的質量控制現狀

目前國內外裸芯片的質量控制主要有兩種模式：

（1）KGD芯片的質量控制[3]

KGD（Know Good Die，已知良好芯片）芯片是經過測試、電老煉篩選等質量控制環節的芯片，從理論上說此類芯片在裝入組件、混合電路時已剔除了存在早期失效缺陷的產品，從可靠性角度看已進入相應質量等級的浴盆曲線底部。

KGD芯片進行電老煉采用兩種方法：

①分立芯片電老煉。其特點是使用臨時封裝的載體夾具對劃化片后的單個芯片進行電老煉，使用靈活，適合批量不大的產品。

②晶圓級電老煉。其特點是對整個晶圓進行電老煉，費用教高，適合大批量生產，在有足夠的需求批量條件下采用。

國外有專門對裸芯片進行電老煉的設備，如美國AEHR公司生產的FOX系列產品。

雖然KGD芯片的質量與可靠性具有很大優勢，但KGD芯片的電老煉環節所需要的技術高、費用昂貴，因此受到資金、技術等因素的制約，國內半導體生產廠缺少對裸芯片進行電老煉的手段，很難提供KGD芯片。

（2）測試芯片的質量控制

測試芯片經過晶圓級探針的測試環節，有時輔以晶圓級的高溫貯存和抽樣封裝進行電老煉和壽命試驗等評價考核試驗。對于型號工程，國內半導體器件裸芯片生產廠一般采用此種方法提供裸芯片。但是由于裝入組件、混合電路的芯片未經過電老煉篩選，芯片抽樣封裝進行的評價考核試驗不能完全反映裝機時芯片的可靠性水平，因此此類芯片的質量與可靠性水平具有不確定性。

3.國產裸芯片的質量控制方法

從以上分析可以看出，目前國內半導體器件生產廠缺少對裸芯片進行電老煉的手段，提供的裸芯片往往具有存在早期失效缺陷的產品，而目前對裸芯片質量與可靠性的評價是抽樣性質的（如GJB2438《混合集成電路通用規范》），不能完全反映裝機時芯片的可靠性水平。產品的質量與可靠性是由設計、生產決定的，因此對工程產品使用的裸芯片的質量控制應從設計、生產工藝控制到芯片測試篩選，可靠性評價考核試驗等全過程進行。

（1）設計階段控制

裸芯片的質量控制必須從設計階段抓起。設計階段控制主要通過可靠性設計、模型驗證、設計規則驗證等環節實施，力求最大程度上消除因設計不當造成的質量與可靠性問題。

（2）生產工藝過程階段控制

生產工藝過程控制主要通過以下方面進行：

（a）過程識別文件（PID）的建立；

（b）統計過程控制（SPC）技術的實施；

（c）工序能力指數CPK的提高。非關鍵工序的CPK≥1.33，關鍵工序的CPK≥1.5。

通過以上環節的控制，力求最大程度上消除因生產過程不當造成的質量與可靠性問題。

（3）芯片測試篩選

（a）晶圓級測試篩選按下表規定100%進行。

順序 篩選項目 試驗條件

1 高溫貯存 +（125±2）℃，96小時，N2氣氛

2 溫度循環 -（55±3）℃）～+（125±2）℃，恒溫時間不少于30分鐘，轉換時間不超過1分鐘，10次循環

3 常溫測試 按產品詳細規范，對關鍵參數規定一致性的要求

4 內部鏡檢 集成電路按GJB548內部目檢的條件A的規定；分立器件按GJB128的內部目檢的規定。

注：對PDA規定控制要求。

（b）劃片后的芯片鏡檢

產品按集成電路按GJB548內部目檢的條件A的規定；分立器件按GJB128內部目檢的規定。

（4）可靠性評價考核試驗[4]

每批次晶圓應進行可靠性評價考核試驗。

（a）可靠性評價考核試驗的SEM檢查

從每批次的每一晶圓片中選取5個芯片（每1/4扇面和中心各選取1個），每批次的全部晶圓中取得的芯片進行SEM檢查，按GJB128（適用于半導體分立器件）、GJB548（適用于集成電路）有關規定，檢查一般金屬化層、鈍化層臺階、鈍化層。合格判定數（c）為0。

（b）可靠性評價考核試驗的篩選和質量一致性檢驗

從每批次的每一晶圓片中至少選取5個芯片（每1/4扇面和中心各選取至少1個）進行封裝，應保證可靠性評價考核試驗的篩選合格品的數量滿足可靠性評價考核試驗的質量一致性檢驗的要求。

①產品按下表規定100%進行可靠性評價考核試驗的篩選。

表1 可靠性評價考核試驗的篩選

順序 篩選項目 試驗條件

1 常溫測試 +（25±5）℃

2 高溫貯存 +（125±2）℃，96小時

3 溫度循環 -（55±3）℃～+（125±2）℃，恒溫時間不少于30分鐘，轉換時間不超過1分鐘，10次循環

4 恒定加速度 Y1方向，20000g，至少1分鐘

5 電老煉前電性能測試 +（25±5）℃

6 電老煉 分立器件：常溫；集成電路：+（125±2）℃；240小時

7 電老煉后電性能測試 按產品詳細規范，對關鍵參數規定參數變化量的要求

8 高溫測試 +（125±2）℃，按產品詳細規范，對關鍵參數規定一致性的要求

9 低溫測試 -（55±3）℃，按產品詳細規范，對關鍵參數規定一致性的要求

注：對不合格品應進行失效分析。如內引線在芯片鍵合區失效，該批次晶圓作拒收處理。PDA實行一定的控制要求。

②可靠性評價考核試驗的質量一致性檢驗

按下表規定進行質量一致性檢驗考核，采用零失效方案。

表2 質量一致性檢驗

試驗項目 試驗條件或要求 抽樣標準 備注

穩態壽命 Ta=+（100±3）℃，1000小時，加電，其余按產品詳細規范 45（0） 對關鍵參數規定一致性的要求

4.結束語

對裸芯片進行質量控制是保證工程產品可靠性的一個關鍵環節。針對國內半導體器件生產廠不能對裸芯片進行電老煉的現狀，本文通過對裸芯片的設計階段控制、生產工藝過程控制、芯片測試篩選、可靠性評價考核試驗等環節，對面向工程應用的國產裸芯片的質量控制方法進行了初步探索研究。

參考文獻

[1]張欣.淺析電子產品制造業中的庫存管理[J].電子世界，2013（2）：17-18.

[2]黃云，恩云飛，師謙，等.KGD質量和可靠性保障技術[J].半導體，2005，30（5）：40-43.

[3]思云飛，黃云.KGD技術發展與挑戰[J].電子質量，2003 （9）：2-4.

[4]羅雯，魏建中，陽輝，等.電子元器件可靠性試驗工程[M].北京：電子工業出版社，2005.

作者簡介：

篇4

關鍵詞：電子封裝;防潮;塑封;元器件

1引言

伴隨著集成電路工藝的迅猛發展，集成電路封裝工藝朝著高密度、小體積、重量輕、低成本、高可靠性的方向發展。電子封裝(ElectronicPackages)屬于電子產品后段的工藝技術,它的目的是給集成電路芯片一套組織構架。

塑料封裝同傳統的陶瓷等氣密性封裝形式相比，更能滿足低成本、小體積、重量輕和高密度的要求。水汽對器件的影響早在封裝器件出現時就已出現。隨著電子集成技術的發展，電子器件的尺寸越來越小，芯片上的線寬越來越窄。對復雜電子系統的廣泛需要要求系統中關鍵電子集成電路具有更高的可靠性。這些集成電路應該能夠抵抗潛在的環境應力，陰止遷移離子和水汽進入電路，防止機械損傷等。由水汽導致的器件可靠性問題主要有腐蝕、分層和開裂。

水汽的侵入會導致集成電路中金屬的氧化和腐蝕。金屬在潮濕環境中的氧化速率和類型是導致電阻變化的一個主要機制。鋁線的電化學腐蝕是集成電路器件中一種非常嚴重的失效形式，它不但存在于塑料封裝中，在氣密性封裝中也時有發生閉。電化學腐蝕將導致鋁線開路和枝晶的生長。

2研究現狀

為了減少由水汽引起的可靠性問題，各國的研究人員進行了不懈的努力以降低器件中的水汽含量。目前常采用的方法一是改進封裝材料的特性，以降低材料的吸水性，提高材料之間的粘結性，但其效果非常有限，另一種方法是在各種封裝形式上沉積水汽阻擋層，降低水汽的滲透率，這種方法通常適用于對可靠性有特殊要求的場合，如汽車電子等。

3研究方法

采用等離子增強化學氣相沉積（PECVD）方法沉積霧劑薄膜作為塑封封裝中的水汽和離子阻擋層。測試樣品為在LAUFFER的LHMS28型遞模注塑機上封裝好的64腳TQFP，尺寸10X10mm，厚度為14mm。使用的封裝料是SUMITOMO公司生產的EME6600環氧樹脂。樣品分為光面和毛面兩種，每個樣品中都在芯片襯墊上用銀漿粘貼了3x3mm的硅片。銀漿的熱處理溫度為150度，時間為30min。4實驗結果

實驗利用增重法測定TTQFP器件在30℃/80%RH、600℃/60%RH、85℃/60%RH和85℃/80%RH四種溫濕環境中的吸水曲線，如圖1所示。

從圖中可以看出溫度和濕度條件對器件吸水性能的影響都很大。在同樣的濕度條件下，溫度從30℃提高到85℃(80%RH)，或著從60℃提高到85℃(60%RH)，器件吸水含量達到平衡的時間都大大縮短了，并且平衡時器件中水汽的含量也都有了很大的提高。溫度條件相同時(85℃)，當濕度條件從60%RH增加到80%RH，器件吸水速率無明顯變化，而平衡時水汽的含量卻提高了。

該實驗還利用傳感器法測定了在同一濕度條件下(85%RH)，溫度對TQFP器件中吸水速率的影響。由于傳感器的電容值與器件的吸水量存在線性關系，因此該曲線也就反映了器件的吸水量隨時間的變化關系。可以看出在同樣的濕度條件下，隨著溫度的升高，器件的吸水量達到平衡的時間大大縮短了，平衡時器件的吸水量也有了很大的提高，這與增重法得到的結果相一致。由擴散原理可知，水汽在塑封料中的擴散應遵循FICk擴散方程。一維Fick擴散方程的一級近似解可表示為指數函數，C=Pl一P2*exp(P3*t)。公式中的C代表了傳感器的電容值;t代表了器件在環境中放置的時間，Pl是吸水達到平衡時所對應的飽和電容值;P2是平衡時的電容值與擴散開始時電容值的差值，P3是曲線的曲率，正比于擴散系數，對于用同一種濕度傳感器測量所得到的曲線，P3可用于比較水汽擴散的速率。由此可得在85℃/85%RH和65℃/85%RH條件下的擬合曲線，并且由擬合曲線可以得到P1，P2以及P3的值。從而我們可以知道器件的擴散系數是與溫度有關的參數，我們用公式P3=P0*exP(一E/KT)來擬合P3與溫度的關系。公式中的E為擴散過程的激活能，K為玻爾茲曼常數。由此可以看出，InP3與l/KT成一直線關系，說明我們使用的擬合公式能夠真實地反映器件中水汽的擴散系數與溫度的關系，具有一定的正確性。通過直線的斜率，我們得到了擴散過程的激活能為753708E-20J(047106ev)

為了提高TQFP器件的防潮性能，減少器件中的水汽含量和分層開裂失效的紀律，我們采用了在塑封器件表面沉積無機薄膜的方法來降低水汽的透過率。

5結論

研究實驗所采用的方法對于塑封元器件防潮具有較好作用，濕度和溫度對防水性能都有影響，利用等離子體增強化學氣相沉積方法在TQFP塑封器件表面沉積SiNx薄膜，以提高防水性能。

參考文獻

［1］陳力俊.微電子材料與制程［M］.上海:復旦大學出版社,2005.

［2］中國電子學會生產技術學分會叢書編委會.微電子封裝技術［M］.合肥:中國科學技術大學出版社,2003.

［3］RobertCamlllettiandCrishChandra，LowTemperatureCeramicCoatingsforchip-on-BoardAssemblies.

篇5

【關鍵詞】集成電路 電磁干擾 輻射干擾 屏蔽 接地

1 電磁干擾的傳播途徑及對集成電路的影響

1.1 電磁干擾的傳播途徑

電磁干擾源一般來說分為與人為干擾源和自然干擾源。人為干擾源是人工裝置產生的電磁能量干擾，如廣播、通信、家用電器、醫用射頻等設備產生的電磁能量。自然干擾源主要來源于大氣層的天電噪聲、地球外層空間的宇宙噪聲。電磁干擾的傳播途徑有兩種，即傳導干擾和輻射干擾。

1.2 傳導干擾

傳導干擾是指通過導電介質把一個電網絡上的信號干擾（即耦合）到另一個電網絡。傳導干擾傳播必須在干擾源和敏感器之間有完整的電路連接，干擾信號沿著這個連接電路傳遞到敏感器，發生干擾現象。

1.3 輻射干擾

輻射干擾是指干擾源通過空間把其信號干擾（即耦合）到另一個電網絡。輻射干擾傳播是通過介質以電磁波的形式傳播，干擾能量按電磁場的規律向周圍空間發射。在集成電路的系統設計中，輻射干擾體現的尤為突出，集成電路的引腳、高頻信號線、各類接插件等都存在成為具有天線特性的輻射干擾源的可能性，能發射電磁波并影響其他系統或本系統內其他子系統的正常工作。

1.4 電磁干擾對集成電路的影響

集成電路設備在電磁干擾作用下的表現是多種多樣的，主要表現為降低技術性能指標，導致集成電路設備可靠性降低。常見的表現為語音系統語言清晰度差、圖像顯示系統清晰度降低、數字系統誤碼率增加、控制系統失控或誤操作等；當發生電磁兼容性故障時，會給國防、工業、醫療、科研和交通運輸等帶來巨大損失并危及生命安全。

2 集成電路中電磁干擾的處理方法

2.1 電磁干擾三要素

電磁干擾三要素，即干擾源、干擾傳播途徑（或耦合途徑）和敏感設備。三者的關系如下圖所示。在集成電路的設計中，防電磁干擾基于以上有效措施對應形成了硬件抗干擾設計基本思想：抑制電磁干擾源、切斷干擾耦合線路和提高元器件抗干擾能力，用以保證電子設備具有相對的抗電磁干擾能力，在其干擾下能正常工作，同時使電子設備自身盡可能少產生電磁干擾，避免影響周圍其它設備正常運行，從而達到電磁兼容的理想狀態。

2.2 電磁干擾的常用處理方法

2.2.1屏蔽

以某種材料（導電的或導磁的材料）制成的屏蔽殼體（實體的或非實體的），將需要屏蔽的區域封閉起來，形成電磁隔離，即其內的電磁場不能越出這一區域，而外來的輻射電磁場不能進入這一區域（或者進出該區域的電磁能量將受到很大的衰減）。屏蔽材料的選擇應注意以下問題：

（1）交變電場的屏蔽體必須選用導電性能好的材料，而且必須良好地接地。

（2）低頻（100kHz以下）磁場屏蔽常用的屏蔽材料是高導磁材料（如鐵、硅鋼片、坡莫合金等）。

（3）高頻磁場的屏蔽，采用低電阻率的良導體材料，如銅、鋁等。利用電磁感應現象在屏蔽殼體表面所產生的渦流的反磁場來達到屏蔽的目的。

（4）在高頻電磁干擾和低頻電磁干擾同時存在同時需要屏蔽室時，使用不同的金屬材料構成多層屏蔽體。

2.2.2接地

接地是抑制噪聲防止干擾的重要方法，接地是給電路或系統提供一個基準電位。接地分為安全接地和信號接地兩種。

（1）安全接地采用低阻抗的導體將用電設備的外殼連接到大地上，使操作使用人員不致因設備外殼漏電或故障放電而發生觸電危險。

（2）信號接地在系統和設備中，采用低阻抗的導線（或地平面）為各種電路提供具有共同參考電位的信號返回通路，使流經該地線的各電路信號電流互不影響。

2.2.3濾波

濾波可以顯著地減小干擾的電平，因為干擾頻譜成份與有用信號有所區別，濾波對于這些干擾信號有良好抑制能力，從而起到接地、屏蔽干擾抑制難以起到的作用。采用多級交流電源濾波是比較好的一種方法，濾波器中電感和電容組成低頻濾波器可吸收電源電壓波形畸變產生的諧波干擾；電感和電容組成的高頻濾波器可抑制高頻干擾；壓敏電阻可吸收過壓干擾。

2.2.4電路的布線措施

有時候采用接地、屏蔽、濾波等措施后仍不能滿足電磁兼容的要求，這時就要求集成電路系統在設pcb板時就提前加入電磁兼容特性，從布線上抑制電磁干擾問題。

（1）電源線的布置

①電源線盡可能靠近地線以減小供電環路面積，差模輻射小，不同電源的供電環路不要相互重疊。

②采用多層工藝時，模擬電源和數字電源分開，避免相互干擾。不要把數字電源與模擬電源重疊放置，否則就會產生耦合電容，破壞分離度。

③電源平面與地平面可采用完全介質隔離，頻率和速度很高時，應選用低介電常數的介質漿料。電源平面應靠近接地平面，并安排在接地平面之下，對電源平面分布的輻射電流起到屏蔽作用。

（2）信號線的布置

①將彼此不相容的信號線進行隔離

隔離不相容信號線可以有效避免其相互之間產生耦合干擾。其中高頻與低頻、大電流與小電流、數字與模擬信號線是不相容的，在信號線的布置上應該注意把它們隔離。

②減小信號環路的面積

這一做法可以有效減小環路的差模電流輻射。由于環路輻射與電流強度和環路面積成正比，在電流強度確定的情況下，要減小環路輻射，只有減小環路面積。

（3）時鐘線路的布置

①不建議采用鏈結構進行時鐘信號的傳送，而建議采用星型結構傳送時鐘信號，將所有的時鐘負載直接與時鐘功率驅動器連接。

②晶振導帶的控制也可減少電磁干擾，將所有連接晶振輸入/輸出端的導帶盡量減短，這樣可以減少噪聲干擾及分布電容對晶振的影響。

③晶振電容地線應使用盡量寬而短的導帶連接至器件上，離晶振最近的數字地引腳應盡量減少過孔。

（4）處理好接地線

在印刷電路板上，最重要的當屬電源線和地線。而接地是克服電磁干擾的最主要手段。雙面板的地線布置方法是單點接地法，電源一個接點，地一個接點，電源和地分別從電源的兩端接到印刷電路板上。印刷線路板上，要有多個返回地線，這些都會聚到回電源的那個接點上，就是所謂單點接地。對于低頻模擬信號用的屏蔽電纜，可以采用一端接地，而對于高頻和數字信號，要使屏蔽電纜的兩端都接地。

2.2.5用好去耦電容

高頻去耦電容對去除高頻成份有顯著效果，好的高頻去耦電容去除的高頻成份可達1GHZ。一般采用的高頻特性較好的材料是陶瓷片電容和多層陶瓷電容。在印刷線路板設計時，去耦電容要加在每個集成電路的電源，地之間。去耦電容有兩個作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。

2.2.6選用無源元件

實際應用的無源元件并不是“理想元件”，其元件特性與理想的元件特性是有差異的。所以應用元件本身就有可能是干擾源，因此選用無源元件可以防止干擾。

3 結語

綜上所述，集成電路中電磁干擾問題，是一個系統的、整體的概念，它貫穿于電子設備從設計到使用的全過程，設計者要以事實為依據，從具體的問題入手，采取針對性的抗干擾措施。本文提出了集成電路中抗電磁干擾的常用的處理方法，通過這些方法的運用，可以有效降低電磁干擾對集成電路的影響，使集成電路的可靠性得到保障。

參考文獻

[1]郭亞紅.集成電路中抑制電磁干擾的布線措施[J].河北工業科技，2010.5.

[2]李紅.基于DSP控制的交直流方波逆變電源系統研究[D].蘭州理工大學，2006.

[3]韋家莊.紅外線軸溫探測系統磁鋼信號采集與處理[D].中國科學技術大學，2003.

[4]景皓.關于單片機硬件抗干擾[J].黑龍江科技信息，2008.9.

[5]吳禎蕓.提高電子產品抗干擾性能的常用方法[J].南平師專學報（自然科學版），2003.5.

[6]謝忠華.電子產品的抗干擾能力和電磁兼容性探討[J].武漢職業技術學院學報，2005.9.

篇6

【關鍵詞】引線框架材料;集成電路;研究

0.前言

在集成電路中，就是依靠進線框架連接外部元件與芯片，其作用至關重要。主要起到支撐及固定芯片，保護內部元件，把IC組裝成為一個整體；同時將芯片和外部電路連接起來傳遞信號，有效進行導電導熱。因此，集成電路與各個組裝程序必然依據框架才能成為一種整體。鑒于引線框架材料在集成電路中的重要，許多相關人士將研究集成電路用引線框架材料成為了熱點話題。在這種形勢下，本文對集成電路用引線框架材料研究具有實際價值。

1.集成電路用引線框架概述

隨著電力技術快速發展，信息產品正朝著輕量化、高速化、薄型化、小型化以及智能化等方向發展，而作為封裝材料也得到長足發展，尤其是半導體的集成電路封裝更是突飛猛進。

如今，引線框架的封裝密度及引線密度是越來越高，同時封裝引線的腳數也快速增多，讓引線的節距逐年降低，如今已近達到了0.1mm，同時超薄型成為了熱門，從過去的0.25mm降至到0.05-0.08mm,而引線的框架也朝著輕、短、薄、多引線、高精細度以及小節距方向發展。

集成電路用引線框架的性能:

①具備較高強度與硬度；因為引線框架逐步小型，但是其內部容納的電路依然是那么多，而且容納的東西應該是越來越多，這就為其材料提出了較高強度及硬度要求。

②良好的導熱性；隨著集成電路逐漸變小，功能足部增大，隨著工作效率提高必然產生熱量越多，必然要具備加好導熱性。

③較好的導電性；要消除電感及電容造成的影響，材料就必然要求較好導電性，才能降低框架上的阻抗，也有效散熱。

除了具備如上一些功能特性之外，引線框架還要具備良好的冷熱加工性能，較好的微細加工和刻蝕性能及較好的釬焊性能等。一般而言，較為理想引線框架材料的強度不能夠低于600MPa，其硬度HV不能小于130，而其電導率不能小于80%。

2.研究引線框架材料進展

隨著集成電路朝著小型化及高集成化以及安裝方式變化等等方向上發展，為引線框架材料特性及質量要求是逐漸增強，必然要投入更多人力物力來開發與研究新材料。自從上世紀60年代集成電路研發成功以來，相關人士就在不斷的開發優質集成材料，電子封裝材料及各類引線框架也不斷產生，針對引線框架材料較多的是高銅合金及鐵鎳合金開發比較成功，本文就是以這兩種材料作為例子進行闡述。

2.1鐵鎳合金

鐵鎳合金中主要代表物質是KOVAR合金以及42合金兩種。而KOVAR合金在傳統使用上屬于較為優良的引線框架材料，集成電路剛剛出現之時是引線框架中使用較多的材料。該合金的優點就是具有高強度、高抗拉強度，其中抗拉強度能夠達到530MPa，能夠確保電路的可靠性，但是有一個較大缺點就是導電導熱的性能不大好，當時按照當時集成電路需求來看還是能夠滿足。到了1987年世界上出現了能源危機，導致鈷價猛漲，自然也就加快了KOVAR合金的價格增長，這樣就大大降低了使用量，價值一些高性能新型材料研發成功，KOVAR合金慢慢退出了。

隨著KOVAR合金退出相繼出現了一大批新型材料，其中有位突出的是Fe-Ni42合金。這種合金的機械強度及熱膨脹系數與KOVAR合金較為相近，相比之下就是導熱導電的性能略差，但是因不含有Co元素導致其價格相對較低，因此這種材料一出世就快速發展起來，其使用普及度突飛猛進，到了上世紀80年代就占據引線框架材料的40%以上，一直到更為新型材料的出現才開始降低。這種材料是鐵磁性恒彈性的合金，其優點是強度較高、可靠性好，不足之處是導熱導彈、價格上相比較差。

2.2銅基材料

銅合金材料一問世，就以較高導電導熱以及價格低廉等諸多特點成為了引線框架中使用比較普遍材料。伴隨著集成電路逐漸退出陶瓷封裝，塑性封裝成為了主流，而與塑性封裝較為匹配之銅基合金作為引線框架使用更是突飛猛進。銅基引線按照材料的性能劃分，大致可以劃分為高導電型、高強度型、高強中導型及中強中導型等；如果按照合金成分可以分為銅鐵系列、銅鉻系列等，相比之下使用較為廣泛為銅鐵磷系列，其典型的材料為C194合金與KFC合金。但是銅導電率及導熱率稍低于銀，在生產之中怎樣才能滿足需要性能就尤為關鍵了。當時在使用中主要有Cu-Fe(P)系列、Cu-Ni-Si系列、Cu-Cr系列等，從使用中發現較高時效溫度計過程使用時間都易導致Cr與Cu3Zr的粒子聚集長大，產生出過時效，對合金的高溫性能與焊接性能有嚴重損害，因此相關研究者就在努力探索新型材料出現。

3.引線框架新材料的開發

在引線框架中使用銅及合金成為了人們的共識，但是相對而言還存在一些問題，引發人們朝著新成分體系及新制備工藝上發展。在這種形勢下，研發出了一些新型材料。

3.1銅合金中加入稀土元素

為了改善銅合金之綜合性能，就在其中加入了微量的稀土元素，改善了銅合金的耐腐蝕性能、熱塑性能及導電性能等，加入稀土元素還能夠凈化銅合金里的雜質，細化銅合金里的晶粒。但是在加入稀土元素時要控制用量范圍及最佳值，因為一旦超過了臨界值，稀土元素作用就變化了，就會影響到銅合金各種性能。目前，加入了稀土元素的銅合金使用較為廣泛。

3.2新型制備工藝

事實上，不同制備工藝能夠得到不同性能合金，比如合金的時效、強化方式之前有沒有做變形處理，時間、時效溫度等選定都直接關系著合金最終的性能。因此制作時就依據制備合金工藝基礎上，根據需要的性能做具體要求，就能夠滿足不同的需求。同時，加入了不同的成分比微量元素，對合金的性能影響較大。例如：在合金中加入Zn元素就能夠加大提升釬焊性，加入了Mg元素能夠改善材料抗疲勞及高溫性能等。因此，這一系列使用極大的改善了引線框架材料的需求。

4.結論

如今，集成電路是各個國家科學技術發展之重要代表，能夠體現出國家信息科技水平與能力。而且隨著集成電路的用途擴大，對引線框架材料需求日漸增大。從發展現狀可看出來，銅合金因具備良好導熱導電等綜合性能，成為了目前的主打材料。但是研發集成電路用引線框架材料，必將備受相關研究者重視。

【參考文獻】

［1］向文永.集成電路用引線框架材料的研究現狀與趨勢[J].材料導報，2006（3）：3-6.

［2］陸磊.高強高導電銅合金耐腐性研究[J].材料工程，2010（4）：98-102.

篇7

隨著需求的發展與技術的日益成熟，電器智能化在多個領域得到廣泛的應用。它是計算機技術、數據處理技術、控制技術、傳感器技術、通信技術（網格技術）、電力電子技術等新技術結合的產物。是電器領域21世紀的發展重點。“智能化電器”是指能自動適應電網、環境及控制要求的變化，始終處于最佳運行工況的電器。（由于電力系統及電力設備運行過程的復雜性、難以有精確的數學描述，應采用計算機技術，通過感知、學習、記憶和大范圍的自適應等手段，及時適應環境和任務的變化，以有效的處理和控制，使電器設備和電力系統達其最佳的性能指標）。它在多參數不確定的條件下，采用模糊理論、專家系統達到最佳工作要求。

智能化技術在其應用中主要體現在計算機技術，精密傳感技術，GPS定位技術的綜合應用。隨著產品市場競爭的日趨激烈，產品智能化優勢在實際操作和應用中得到非常好的運用，提高了設備的可靠性，降低了維護成本；故障診斷實現了智能化等。

二、智能化電器的特點

智能化電器是多種相關新技術相結合的產物，它既是個體，又是集成系統，具有常規電器難以實現的有信息化產品的典型特征：

1.功能的集成化、數字化

傳統電器的二次電路元件多采用電磁式機械機構，它所具有的功能十分有限，已無法適應現代電網發展的需要。其性能差，特性不一致（分散性大），體積大，成本高，功能單一難以構成大規模的自動化系統。智能化電器可以很方便地實現以往機電式和集成電路式的電器產品所具備的功能，并可將計量、保護、控制、通信/記錄等多種功能集于一體。

2.控制、保護的智能化

智能化電器可根據電網和被控對象的運行狀態進行智能化控制。智能化電器組成通信控制網絡后，控制、保護可實現的智能化程度將極大地提高，如環網供電系統中保護的動態配合。智能化電器具有對自身工作狀態的監測、自診斷、控制和保護的功能。

3.系統的網絡化和分散化（分布）

采用一種或多種工業級總線形式，與工廠的DCS和ERP進行融合，成為一個獨立的、徹底分散的控制節點。

4.產品形式和結構的模塊化、標準化

通過“以軟代硬”的方法和模塊靈活的組合方式可大大提高智能化電器的適應性，使生產形式標準化，同時減少了備件。

5.體積的小型化

由于功能集成和采用大規模集成電路，智能化電器的體積通常不到傳統產品的l/2。

6.設計簡化

一只具有計量、控制、保護、通信等全部功能的智能化單元，其設計和連線工作都很少。用戶僅需將電壓、電流信號，斷路器位置信號和出口控制信號與用少量的電纜與智能電器接通，即完成布線工作。而各項功能均可通過軟件實現。

7.可靠性增強

增加智能化電器的可靠性主要可通過以下三種途徑達到：功能一體化，系統簡化，可減少故障點；自診斷功能的實現；監測信息的增加，利用多種傳感器和控制器，對電、磁、熱、機械等多種物理量實行在線檢測和優化控制，診斷其工況，預測其運動規律。

8.維護方便、靈活

因為具有計量、控制、保護、通信等全部功能的智能化單元，接線少，所以維護和校驗工作就大為簡化。

三、電器智能化的關鍵技術

1.嵌入式Internet技術

智能電器網絡化的關鍵技術就是在單片機系統中實現嵌入式Internet技術。單片機嵌入式技術以及單片機系統網絡化有多種網絡化實現的方案。

2.專用集成電路

智能化電器會涉及到一些特殊和復雜的功能，這些功能如果完全由計算機來完成，無疑會加重CPU的負擔，其效果也未必理想。事實上在電器智能化出現以前，已經開發出了許多行之有效的專用集成電路。采用專用集成電路不僅能夠減輕CPU的工作負荷，萬一發生故障時也可保證可靠的動作，在一定程度上還能夠提高系統的可靠性。專用集成電路分為兩類：一類是實現某種專用功能的電路，另外一類是運算電路，主要是用于電流保護運算、功率因數運算等。

3.系統集成化技術

電器智能化是以微處理器為核心的機電一體化產品。它包括供電部分、傳感器、控制部分、調整部分、執行機構以及電器本體。各個組成部分之間相互聯系，又相互影響。如何協調與處理好各個組成部分之間的關系，使其既能滿足所有的功能要求，又不超出現有技術條件所允許的范圍，就是系統集成化技術的主要內容。

四、當前研究熱點

1.變電站綜合自動化，電力調度自動化和配網自動化等。

2.網絡化技術（多介質、多協議），應特別重視網絡軟件的開發，打破“重硬件，輕軟件”的傳統觀念，統一標準，細化分工。

3.智能控制技術

如供電系統經濟運行控制、供電設備的斷路器的智能控制、永磁操作機構（目前可控性最強的操作機構）、接觸器的智能操作和節能控制；用電設備的電機的智能控制等。

4.自動化系統的集成方法

新型的智能化電器元件采用微處理器及可編程器件后，大量功能“以軟代硬”實現，并具有“現場”設計的能力。充分增加智能化電器元件的適應性。

5.智能化元件的在線編程技術和專用電路的設計

應大力開發具有自主知識產權的芯片和模塊，采用專用芯片（集成電路）可降低產品成本、減少體積、提高產品質量；還可以提高處理速度，軟件可固化在專用芯片內，使其標準化、模塊化，便于實施通信協議等。

6.嵌入式系統軟件設計技術兼OTS的應用，嵌入式計算機是以嵌入式系統的形式隱藏在各種裝置、產品和系統中，其目的就是要把一切變得更簡單、更方便、更普遍和更適用。因此，設計時應采用高級語言和采用實時多任務操作系統，提高軟件設計的工業化程度。

7.EMC技術。提高智能化系統電器元件的電磁兼容性，EMC現在顯得愈來愈重要，要求達到標準，以便提高產品對各種復雜電磁環境的適應性。

五、結束語

綜上所述，智能電器具有更強大的功能，而智能電器的發展趨勢是依靠微處理器的運算能力，較好地實現智能電器功能，只要在參數檢測和信號處理單元進行相應的參數設置，一個智能電器就可實現傳統意義上的幾個電器產品的功能。

多功能化是智能化產品的特點，通信化也是智能化電器的一個重要發展方向。總之，社會在不斷進步，人類在不斷追求，市場在不斷變化，高科技應用含量決定著產品發展的新趨勢和前景。

參考文獻

篇8

一、DIP雙列直插式封裝

DIP(DualIn－linePackage)是指采用雙列直插形式封裝的集成電路芯片，絕大多數中小規模集成電路(IC)均采用這種封裝形式，其引腳數一般不超過100個。采用DIP封裝的CPU芯片有兩排引腳，需要插入到具有DIP結構的芯片插座上。當然，也可以直接插在有相同焊孔數和幾何排列的電路板上進行焊接。DIP封裝的芯片在從芯片插座上插拔時應特別小心，以免損壞引腳。

DIP封裝具有以下特點：

1.適合在PCB(印刷電路板)上穿孔焊接，操作方便。

2.芯片面積與封裝面積之間的比值較大，故體積也較大。

Intel系列CPU中8088就采用這種封裝形式，緩存(Cache)和早期的內存芯片也是這種封裝形式。

二、QFP塑料方型扁平式封裝和PFP塑料扁平組件式封裝

QFP（PlasticQuadFlatPackage）封裝的芯片引腳之間距離很小，管腳很細，一般大規模或超大型集成電路都采用這種封裝形式，其引腳數一般在100個以上。用這種形式封裝的芯片必須采用SMD（表面安裝設備技術）將芯片與主板焊接起來。采用SMD安裝的芯片不必在主板上打孔，一般在主板表面上有設計好的相應管腳的焊點。將芯片各腳對準相應的焊點，即可實現與主板的焊接。用這種方法焊上去的芯片，如果不用專用工具是很難拆卸下來的。

PFP（PlasticFlatPackage）方式封裝的芯片與QFP方式基本相同。唯一的區別是QFP一般為正方形，而PFP既可以是正方形，也可以是長方形。

QFP/PFP封裝具有以下特點：

1.適用于SMD表面安裝技術在PCB電路板上安裝布線。

2.適合高頻使用。

3.操作方便，可靠性高。

4.芯片面積與封裝面積之間的比值較小。

Intel系列CPU中80286、80386和某些486主板采用這種封裝形式。

三、PGA插針網格陣列封裝

PGA(PinGridArrayPackage)芯片封裝形式在芯片的內外有多個方陣形的插針，每個方陣形插針沿芯片的四周間隔一定距離排列。根據引腳數目的多少，可以圍成2-5圈。安裝時，將芯片插入專門的PGA插座。為使CPU能夠更方便地安裝和拆卸，從486芯片開始，出現一種名為ZIF的CPU插座，專門用來滿足PGA封裝的CPU在安裝和拆卸上的要求。

ZIF(ZeroInsertionForceSocket)是指零插拔力的插座。把這種插座上的扳手輕輕抬起，CPU就可很容易、輕松地插入插座中。然后將扳手壓回原處，利用插座本身的特殊結構生成的擠壓力，將CPU的引腳與插座牢牢地接觸，絕對不存在接觸不良的問題。而拆卸CPU芯片只需將插座的扳手輕輕抬起，則壓力解除，CPU芯片即可輕松取出。

PGA封裝具有以下特點：

1.插拔操作更方便，可靠性高。

2.可適應更高的頻率。

Intel系列CPU中，80486和Pentium、PentiumPro均采用這種封裝形式。

四、BGA球柵陣列封裝

隨著集成電路技術的發展，對集成電路的封裝要求更加嚴格。這是因為封裝技術關系到產品的功能性，當IC的頻率超過100MHz時，傳統封裝方式可能會產生所謂的“CrossTalk”現象，而且當IC的管腳數大于208Pin時，傳統的封裝方式有其困難度。因此，除使用QFP封裝方式外，現今大多數的高腳數芯片（如圖形芯片與芯片組等）皆轉而使用BGA(BallGridArrayPackage)封裝技術。BGA一出現便成為CPU、主板上南/北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。

BGA封裝技術又可詳分為五大類：

1.PBGA（PlasricBGA）基板：一般為2-4層有機材料構成的多層板。Intel系列CPU中，PentiumII、III、IV處理器均采用這種封裝形式。

2.CBGA（CeramicBGA）基板：即陶瓷基板，芯片與基板間的電氣連接通常采用倒裝芯片（FlipChip，簡稱FC）的安裝方式。Intel系列CPU中，PentiumI、II、PentiumPro處理器均采用過這種封裝形式。

3.FCBGA（FilpChipBGA）基板：硬質多層基板。

4.TBGA（TapeBGA）基板：基板為帶狀軟質的1-2層PCB電路板。

5.CDPBGA（CarityDownPBGA）基板：指封裝中央有方型低陷的芯片區（又稱空腔區）。

BGA封裝具有以下特點：

1.I/O引腳數雖然增多，但引腳之間的距離遠大于QFP封裝方式，提高了成品率。

2.雖然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，從而可以改善電熱性能。

3.信號傳輸延遲小，適應頻率大大提高。

4.組裝可用共面焊接，可靠性大大提高。

BGA封裝方式經過十多年的發展已經進入實用化階段。1987年，日本西鐵城（Citizen）公司開始著手研制塑封球柵面陣列封裝的芯片（即BGA）。而后，摩托羅拉、康柏等公司也隨即加入到開發BGA的行列。1993年，摩托羅拉率先將BGA應用于移動電話。同年，康柏公司也在工作站、PC電腦上加以應用。直到五六年前，Intel公司在電腦CPU中（即奔騰II、奔騰III、奔騰IV等），以及芯片組（如i850）中開始使用BGA，這對BGA應用領域擴展發揮了推波助瀾的作用。目前，BGA已成為極其熱門的IC封裝技術，其全球市場規模在2000年為12億塊，預計2005年市場需求將比2000年有70%以上幅度的增長。

五、CSP芯片尺寸封裝

隨著全球電子產品個性化、輕巧化的需求蔚為風潮，封裝技術已進步到CSP(ChipSizePackage)。它減小了芯片封裝外形的尺寸，做到裸芯片尺寸有多大，封裝尺寸就有多大。即封裝后的IC尺寸邊長不大于芯片的1.2倍，IC面積只比晶粒（Die）大不超過1.4倍。

CSP封裝又可分為四類：

1.LeadFrameType(傳統導線架形式)，代表廠商有富士通、日立、Rohm、高士達（Goldstar）等等。

2.RigidInterposerType(硬質內插板型)，代表廠商有摩托羅拉、索尼、東芝、松下等等。

3.FlexibleInterposerType(軟質內插板型)，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表廠商包括通用電氣（GE）和NEC。

4.WaferLevelPackage(晶圓尺寸封裝)：有別于傳統的單一芯片封裝方式，WLCSP是將整片晶圓切割為一顆顆的單一芯片，它號稱是封裝技術的未來主流，已投入研發的廠商包括FCT、Aptos、卡西歐、EPIC、富士通、三菱電子等。

CSP封裝具有以下特點：

1.滿足了芯片I/O引腳不斷增加的需要。

2.芯片面積與封裝面積之間的比值很小。

3.極大地縮短延遲時間。

CSP封裝適用于腳數少的IC，如內存條和便攜電子產品。未來則將大量應用在信息家電（IA）、數字電視（DTV）、電子書（E-Book）、無線網絡WLAN／GigabitEthemet、ADSL／手機芯片、藍芽（Bluetooth）等新興產品中。

六、MCM多芯片模塊

為解決單一芯片集成度低和功能不夠完善的問題，把多個高集成度、高性能、高可靠性的芯片，在高密度多層互聯基板上用SMD技術組成多種多樣的電子模塊系統，從而出現MCM(MultiChipModel)多芯片模塊系統。

MCM具有以下特點：

1.封裝延遲時間縮小，易于實現模塊高速化。

2.縮小整機/模塊的封裝尺寸和重量。

3.系統可靠性大大提高。

篇9

 

集成電路(IntegratedCircuit)產業是典型的知識密集型、技術密集型、資本密集和人才密集型的高科技產業，是關系國民經濟和社會發展全局的基礎性、先導性和戰略性產業，是新一代信息技術產業發展的核心和關鍵，對其他產業的發展具有巨大的支撐作用。經過30多年的發展，我國集成電路產業已初步形成了設計、芯片制造和封測三業并舉的發展格局，產業鏈基本形成。但與國際先進水平相比，我國集成電路產業還存在發展基礎較為薄弱、企業科技創新和自我發展能力不強、應用開發水平急待提高、產業鏈有待完善等問題。在集成電路產業中，集成電路設計是整個產業的龍頭和靈魂。而我國集成電路設計產業的發展遠滯后于計算機與通信產業，集成電路設計人才嚴重匱乏，已成為制約行業發展的瓶頸。因此，培養大量高水平的集成電路設計人才，是當前集成電路產業發展中一個亟待解決的問題，也是高校微電子等相關專業改革和發展的機遇和挑戰。[1_4]

 

一、集成電路版圖設計軟件平臺

 

為了滿足新形勢下集成電路人才培養和科學研究的需要，合肥工業大學(以下簡稱"我校”從2005年起借助于大學計劃。我校相繼開設了與集成電路設計密切相關的本科課程，如集成電路設計基礎、模擬集成電路設計、集成電路版圖設計與驗證、超大規模集成電路設計 、 ASIC設計方法、硬件描述語言等。同時對課程體系進行了修訂，注意相關課程之間相互銜接，關鍵內容不遺漏，突出集成電路設計能力的培養，通過對課程內容的精選、重組和充實，結合實驗教學環節的開展，構成了系統的集成電路設計教學過程。56]

 

集成電路設計從實現方法上可以分為三種：全定制(fullcustom)、半定制(Semi-custom)和基于FPGA/CPLD可編程器件設計。全定制集成電路設計，特別是其后端的版圖設計,涵蓋了微電子學、電路理論、計算機圖形學等諸多學科的基礎理論，這是微電子學專業的辦學重要特色和人才培養重點方向，目的是給本科專業學生打下堅實的設計理論基礎。

 

在集成電路版圖設計的教學中，采用的是中電華大電子設計公司設計開發的九天EDA軟件系統(ZeniEDASystem),這是中國唯1的具有自主知識產權的EDA工具軟件。該軟件與國際上流行的EDA系統兼容，支持百萬門級的集成電路設計規模，可進行國際通用的標準數據格式轉換，它的某些功能如版圖編輯、驗證等已經與國際產品相當甚至更優，已經在商業化的集成電路設計公司以及東南大學等國內二十多所高校中得到了應用，特別是在模擬和高速集成電路的設計中發揮了強大的功能，并成功開發出了許多實用的集成電路芯片。

 

九天EDA軟件系統包括設計管理器，原理圖編輯器，版圖編輯工具，版圖驗證工具，層次版圖設計規則檢查工具，寄生參數提取工具，信號完整性分析工具等幾個主要模塊，實現了從集成電路電路原理圖到版圖的整個設計流程。

 

二、集成電路版圖設計的教學目標

 

根據培養目標結合九天EDA軟件的功能特點，在本科生三年級下半學期開設了為期一周的以九天EDA軟件為工具的集成電路版圖設計課程。

 

在集成電路版圖設計的教學中，首先對集成電路設計的_些相關知識進行回顧，介紹版圖設計的基礎知識，如集成電路設計流程，CMOS基本工藝過程，版圖的基本概念，版圖的相關物理知識及物理結構，版圖設計的基本流程，版圖的總體設計，布局規劃以及標準單元的版圖設計等。然后結合上機實驗，講解Unix和Linux操作系統的常用命令，詳細闡述基于標準單元庫的版圖設計流程，指導學生使用ZeniSE繪制電路原理圖，使用ZeniPDT進行NMOS/PMOS以及反相器的簡單版圖設計。在此基礎上，讓學生自主選擇_些較為復雜的單元電路進行設計，如數據選擇器、MOS差分放大器電路、二四譯碼器、基本RS觸發器、六管MOS靜態存儲單元等，使學生能深入理解集成電路版圖設計的概念原理和設計方法。最后介紹版圖驗證的基本思想及實現，包括設計規則的檢查(DRC),電路參數的檢查(ERC),網表一致性檢查(LVS),指導學生使用ZeniVERI等工具進行版圖驗證、查錯和修改。7]

 

集成電路版圖設計的教學目標是：

 

第熟練掌握華大EDA軟件的原理圖編輯器ZeniSE、版圖編輯模塊ZeniPDT以及版圖驗證模塊ZeniVER丨等工具的使用;了解工藝庫的概念以及工藝庫文件technology的設置，能識別基本單元的版圖，根據版圖信息初步提取出相應的邏輯圖并修改，利用EDA工具ZSE畫出電路圖并說明其功能，能夠根據版圖提取單元電路的原理圖。

 

第二，能夠編寫設計版圖驗證命令文件(commandfile)。版圖驗證需要四個文件(DRC文件、ERC文件、NE文件和LVS文件)來支持，要求學生能夠利用ZeniVER丨進行設計規則檢查DRC驗證并修改版圖、電學規則檢查(ERC)、版圖網表提取(NE)、利用LDC工具進行LVS驗證，利用LDX工具進行LVS的查錯及修改等。

 

第三，能夠基本讀懂和理解版圖設計規則文件的含義。版圖設計規則規定了集成電路生產中可以接受的幾何尺寸要求和可以達到的電學性能，這些規則是電路設計師和工藝工程師之間的_種互相制約的聯系手段，版圖設計規則的目的是使集成電路設計規范化，并在取得最佳成品率和確保電路可靠性的前提下利用這些規則使版圖面積盡可能做到最小。

 

第四，了解版圖庫的概念。采用半定制標準單元方式設計版圖，需要有統一高度的基本電路單元版圖的版圖庫來支持，這些基本單元可以是不同類型的各種門電路，也可以是觸發器、全加器、寄存器等功能電路，因此，理解并學會版圖庫的建立也是版圖設計教學的一個重要內容。

 

三、CMOS反相器的版圖設計的教學實例介紹

 

下面以一個標準CMOS反相器來簡單介紹一下集成電路版圖設計的一般流程。

 

1.內容和要求

 

根據CMOS反相器的原理圖和剖面圖，初步確定其版圖;使用EDA工具PDT打開版圖編輯器;在版圖編輯器上依次畫出P管和N管的有源區、多晶硅及接觸孔等;完成必要的連線并標注輸入輸出端。

 

2.設計步驟

 

根據CMOS反相器的原理圖和剖面圖，在草稿紙上初步確定其版圖結構及構成;打開終端，進入pdt文件夾，鍵入pdt,進入ZeniPDT版圖編輯器;讀懂版圖的層次定義的文件，確定不同層次顏色的對應，熟悉版圖編輯器各個命令及其快捷鍵的使用;在版圖編輯器上初步畫出反相器的P管和N管;檢查畫出的P管和N管的正確性，并作必要的修改，然后按照原理圖上的連接關系作相應的連線，最后檢查修改整個版圖。

 

3.版圖驗證

 

打開終端，進入zse文件夾，鍵入zse,進入ZeniSE原理圖編輯器，正確畫出CMOS反相器的原理圖并導出其網表文件;調出版圖設計的設計規則文件，閱讀和理解其基本語句的含義，對其作相應的路徑和文件名的修改以滿足物理驗證的要求;打開終端，進入pdt文件夾，鍵入pdt，進入ZeniPDT版圖編輯器，調出CMOS反相器的版圖，在線進行DRC驗證并修改版圖;對網表一致性檢查文件進行路徑和文件名的修改，利用LDC工具進行LVS驗證;如果LVS驗證有錯，貝懦要調用LDX工具，對版圖上的錯誤進行修改。

 

4.設計提示

 

要很好的理解版圖設計的過程和意義，應對MOS結構有一個深刻的認識;需要對器件做襯底接觸，版圖實現上襯底接觸直接做在電源線上;接觸孔的大小應該是一致的，在不違反設計規則的前提下,接觸孔應盡可能的多，金屬的寬度應盡可能寬;繪制圖形時可以多使用〃復制"操作，這樣可以大大縮小工作量，且設計的圖形滿足要求并且精確;注意P管和N管有源區的大小，一般在版圖設計上，P管和N管大小之比是2:1;注意整個版圖的整體尺寸的合理分配，不要太大也不要太小;注意不同的層次之間應該保持一定的距離，層次本身的寬度的大小要適當，以滿足設計規則的要求。四、基本MOS差分放大器版圖設計的設計實例介紹在基本MOS差分放大器的版圖設計中，要求學生理解構成差分式輸入結構的原理和組成結構，畫出相應的電路原理圖，進行ERC檢查，然后根據電路原理圖用PDT工具上繪制與之對應的版圖。當將基本的版圖繪制好之后，對版圖里的輸入、輸出端口以及電源線和地線進行標注，然后利用幾何設計規則文件進行在線DRC驗證，利用版圖與電路圖的網表文件進行LVS檢查，修改其中的錯誤并優化版圖，最后全部通過檢查，設計完成。

 

五、結束語

 

集成電路版圖設計的教學環節使學生鞏固了集成電路設計方面的理論知識，提高了學生在集成電路設計過程中分析問題和解決問題的能力，為今后的職業生涯和研究工作打下堅實的基礎。因此，在今后的教學改革工作中，除了要繼續提高教師的理論教學水平外，還必須高度重視以EDA工具和設計流程為核心的實踐教學環節，努力把課堂教學和實際設計應用緊密結合在一起，培養學生的實際設計能力，開闊學生的視野，在實驗項目和實驗內容上進行新的探索和實踐。

 

參考文獻：

 

[1]孫玲.關于培養集成電路專業應用型人才的思考[J].中國集成電路,2007,(4):19-22.

 

[2]段智勇，弓巧俠，羅榮輝，等.集成電路設計人才培養課程體系改革[J].電氣電子教學學報,2010,(5):25-26.

 

[3]唐俊龍，唐立軍，文勇軍，等.完善集成電路設計應用型人才培養實踐教學的探討J].中國電力教育,2011,(34):35-36.

 

[4]肖功利，楊宏艷.微電子學專業丨C設計人才培養主干課程設置[J].桂林電子科技大學學報,2009,(4):338-340.

 

[5]竇建華，毛劍波，易茂祥九天”EDA軟件在"中國芯片工程〃中的作用[J].合肥工業大學學報(社會科學版),2008,(6):154-156.

 

[6]易茂祥，毛劍波，楊明武，等.基于華大EDA軟件的實驗教學研究[J].實驗科學與技術，2006,(5):71-73.

篇10

1什么是微電子技術

微電子技術是在電子電路和電子系統的超小型化及微型化過程中逐漸形成和發展起來的，以集成電路為核心的電子技術。是由電路設計、工藝技術、檢測技術、材料配置及物理組裝等形成的技術體系。

2微電子技術的特征

微電子技術是在傳統的電子技術基礎上發展起來的。之所以稱之為“微電子”，顧名思義就是由于它是在微小的范疇內的一種先進技術，其特征是“四微”：

（1）它對信號的加工處理是在一種固體內的微觀電子運動中實現的；

（2）它的工作范圍是固體的微米級甚至晶格級微區；

（3）對信號的傳遞交換只在極微小的尺度內進行；

（4）它的容積很大，可以把一個電子功能部件，甚至一個子系統集成在一個微型芯片上。總之，微電子技術是指在幾乎肉眼看不見的范圍內進行工作的一種獨特而神奇的特種技術。

3微電子的發展趨勢

當代微電子技術正在向著高集成度、高速、低功耗、低成本的方向發展。它的進步主要借助于以下幾個方面：

3.1制造工藝的改進

在制造工藝方面由最初的單層平面分布發展到后來的多層工藝（有多層高密度和多層多功能兩種方式），以降低成本，增加功能。采用人工超晶格工藝（一種用人工控制晶體晶格大小制造晶體的新工藝），制造的器件叫超晶格半導體器件。這種器件的速度比硅半導體器件快10-100倍。使用敏感集成電路（在一塊芯片上同時集成各種敏感元件及外圍電路），可以縮小體積，降低成本，提高可靠性，增加功能。系統的集成方法將從二維結構向三維立體結構發展，這樣會實現集成度的新突破，為集成電路的發展拓出一條新的可行之路。集成電路面世以來便以集成度每三年便翻兩番的摩爾定律發展。

3.2材料的更新

科學家正廣泛地探索以新材料取代硅晶體的可行途徑。隨著微電子技術的高速發展，硅材料的局限性已逐步暴露出來。采用砷化鎵、磷化銦等氧化物半導體材料和超導材料、金剛石材料制造集成電路，可以提高集成電路的開關速度、抗輻射能力和工作溫度（金剛石集成電路可在500℃-700℃下正常工作）。2000年2月12日，德國埃森大學和漢諾威大學宣布聯合研制成功在硅板上生長鍺半導體，由此制成的集成電路其開關速度將大大快于硅集成電路。同時，采用在有機物原子的化學鏈中儲存信息的技術所研制的“生物芯片”也取得了一些進展。

3.3芯片尺寸的增大

芯片尺寸的增大可為集成度的提高提供物質基礎，并且芯片尺寸越大，集成電路的平均成本越低。1998年，芯片尺寸已由原來的3-4英寸，增大到8-10英寸。目前已經達到12英寸。預計今后幾年芯片的容量將達到令人震驚的程度，即一個芯片上可包含10億個元件，其電路僅有幾個原子那么薄。這必然會帶來芯片功能密度和性能價格比的大幅度提高。

4微電子技術發展需要突破的技術層次

（1）微細加工關鍵的加工工藝---光刻技術還是一個大問題。

（2）互連技術的可靠性問題還有待研究開發。

（3）新型器件結構新型材料體系還大有潛力刻挖。

5微電子技術的廣泛應用

微電子技術不僅使電子設備和系統的微型化成為可能，更重要的是它引起了電子設備和系統的設計、工藝、封裝等的巨大變革。所有的傳統元器件，如晶體管、電阻、連線等，都將以整體的形式互相連接，設計的出發點不再是單個元器件，而是整個系統或設備。

除了計算機以外，微電子技術在其他方面的應用也是相當廣泛的。從通信衛星、軍事雷達、無人機、信息高速公路，到程控電話、手機、GPS，從氣象預報、遙感、遙測、醫療衛生、能源、交通，到環境工程、自動化生產、日常生活，各個領域無不滲透著微電子技術。

微電子技術對電子產品的消費者市場也產生了深遠的影響。價廉、可靠、體積小、重量輕的微電子產品層出不窮。而落戶于各式各樣的普及型產品之中，進入普通百姓家。例如電子玩具、游戲機、學習機以及其他家用電器產品等。就連汽車這種傳統的機械產品也滲透進了微電子技術，采用微電子技術的電子引擎監控系統、汽車安全防盜系統、現代汽車上有時甚至要有十幾到幾十個微處理器。

微電子技術發展日新月異，令人興奮不已。它對我們工作、生活和生產的影響無法估量。

參考文獻

[1]李凈，唐紅潔編著.第五章：新編現代科技概論[M].北京：中國政法大學出社，2008（11）.

[2]宗占國主編.第二章：微電子技術與計算機技術[M].北京：高等教育出版社，2008（05）.

作者單位

92823部隊二中隊海南省三亞市572021