集成電路可靠性范文

導(dǎo)語(yǔ)：如何才能寫(xiě)好一篇集成電路可靠性，這就需要搜集整理更多的資料和文獻(xiàn)，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

關(guān)鍵詞：塑封集成電路；非氣密性；水汽；分層；失效；措施

1 引言

近年來(lái)，塑料封裝工藝在微電子封裝業(yè)中得到了廣泛應(yīng)用，已占據(jù)了超過(guò)90%（封裝數(shù)量）的市場(chǎng)份額。與金屬封裝、陶瓷封裝相比，由于塑料封裝可以實(shí)現(xiàn)自動(dòng)化和規(guī)模化生產(chǎn)，生產(chǎn)成本低，使得塑料封裝成為封裝業(yè)的主導(dǎo)封裝工藝。雖然塑料封裝有其突出的優(yōu)點(diǎn)，但它也存在許多不足之處，如熱穩(wěn)定性能差，非氣密性等，特別是塑料封裝中常用的聚合物改性環(huán)氧樹(shù)脂，其易于吸收周?chē)h(huán)境中的水汽而對(duì)器件本身的可靠性帶來(lái)不良影響。這些水汽在受熱汽化時(shí)產(chǎn)生熱膨脹應(yīng)力，蒸汽壓力急劇升高，封裝器件的局部區(qū)域產(chǎn)生層間開(kāi)裂[1]，導(dǎo)致器件內(nèi)部產(chǎn)生分層[1]、焊線損傷及“爆米花”等各種不良現(xiàn)象，在有害氣氛作用下還會(huì)對(duì)芯片表面產(chǎn)生腐蝕并對(duì)器件產(chǎn)生不良影響。因此，由水汽帶來(lái)的產(chǎn)品可靠性及失效問(wèn)題，已經(jīng)成為微電子封裝研究領(lǐng)域中要著力解決的熱點(diǎn)和難點(diǎn)，受到越來(lái)越多的關(guān)注與重視。下面是由水汽引起器件失效的一個(gè)案例分析。

2 案例分析

2.1 現(xiàn)象描述

客戶反饋，他們?cè)谑褂们埃瑐浞萜骷y(cè)試合格，但裝上PCB板后（回流焊峰值溫度為260℃），功能出現(xiàn)異常。對(duì)不良器件進(jìn)行FT測(cè)試發(fā)現(xiàn)，用手按住不良器件再測(cè)試波形恢復(fù)正常，不按時(shí)測(cè)試則波形不正常。客戶寄回兩只上機(jī)使用不良器件，我方針對(duì)客戶的描述，對(duì)不良器件進(jìn)行了原因分析，并結(jié)合試驗(yàn)進(jìn)行了驗(yàn)證。

2.2 分析流程及結(jié)果

2.2.1 OS測(cè)試

2只不良器件均有開(kāi)路現(xiàn)象，但反復(fù)測(cè)試時(shí)，開(kāi)路腳位時(shí)好時(shí)壞且不穩(wěn)定，用手按住器件時(shí)測(cè)試開(kāi)路現(xiàn)象消失（說(shuō)明器件內(nèi)部焊線有接觸不良問(wèn)題）。

2.2.2 X-ray透視分析

經(jīng)用X-ray透視分析，不良器件未發(fā)現(xiàn)斷絲、脫焊等異常現(xiàn)象。如圖1所示的。

2.2.3 SAM掃描分析

對(duì)不良器件進(jìn)行SAM掃描分析發(fā)現(xiàn)，2只不良器件均在塑封料/芯片界面間嚴(yán)重分層，如圖2所示。

2.2.4 DECAP分析

抽1只不良器件（1#）解剖，在高倍顯微鏡下檢查后發(fā)現(xiàn)：不良器件芯片表面良好，但至少80%的焊線從第一焊點(diǎn)根部斷開(kāi)或第一焊點(diǎn)脫開(kāi)，如圖3和圖4所示。

2.2.5 初步分析結(jié)論

由上述分析結(jié)果初步推斷，該器件可能已吸潮，吸潮的器件在回流高溫過(guò)程中，內(nèi)部水汽急速汽化，產(chǎn)生的熱應(yīng)力使其各界面間產(chǎn)生分層，并將部分焊線拉斷或拉脫。

3 案例驗(yàn)證

3.1 確定方案

為了證實(shí)初步結(jié)論，客戶寄回該批次6只未使用器件，我方擬定兩個(gè)試驗(yàn)方案進(jìn)行驗(yàn)證：

方案1：抽3只器件SAM掃描260℃回流焊1次SAM掃描OS測(cè)試解剖及切片分析；

方案2：抽3只器件SAM掃描125℃烘烤24小時(shí)（去除水汽）260℃回流焊1次SAM掃描OS測(cè)試解剖及切片分析

3.2 試驗(yàn)后分析結(jié)果

3.2.1兩種方案試驗(yàn)前、后SAM掃描分析

方案1：試驗(yàn)前3只器件各界面均無(wú)分層，如圖5所示，但試驗(yàn)后均在塑封料/芯片界面間有分層，如圖6所示。

方案2： 試驗(yàn)前3只器件各界面均無(wú)分層，如圖7所示，試驗(yàn)后（a）器件各界面間均無(wú)分層，（b）、（c）器件在塑封料/載體界面有分層，但在塑封料/芯片界面無(wú)分層，如圖8所示。

3.2.2 兩種方案試驗(yàn)后OS測(cè)試分析

方案1試驗(yàn)后3只器件均有開(kāi)路現(xiàn)象，且反復(fù)測(cè)試時(shí)，（b）、（c）器件開(kāi)路腳位時(shí)好時(shí)壞不穩(wěn)定，方案2試驗(yàn)后的3只器件均開(kāi)短路良好且測(cè)試穩(wěn)定。

3.2.3 兩種方案試驗(yàn)后DECAP分析

抽方案1后（a）、（b）器件，方案2后（b）器件解剖[1]，在高倍顯微鏡下檢查后發(fā)現(xiàn)：選用方案1試驗(yàn)后的器件，芯片表面無(wú)異常，（a）器件芯片有分層區(qū)域的焊線第一焊點(diǎn)有脫焊現(xiàn)象，無(wú)分層區(qū)域的焊線良好，如圖9的（a）圖所示。（b）器件80%的焊線第一焊點(diǎn)有脫焊現(xiàn)象，脫焊后鋁墊被拔起，且個(gè)別壓區(qū)硅本體受損，如圖9的（b）圖所示。

選用方案2試驗(yàn)后的器件，芯片表面、各焊線均良好，做拉力試驗(yàn)，拉力良好，無(wú)斷絲及脫焊現(xiàn)象。如圖10所示。

3.2.4 兩種方案試驗(yàn)后切片分析

抽方案1后的（c）器件、方案2后的（c）器件，對(duì)第一焊點(diǎn)做切片分析[1]，切片后，方案1后的器件金球與壓區(qū)鍍銀層間有裂紋且硅本體有損傷，方案2后的器件金球與壓區(qū)鍍銀層間、硅本體均良好。（各取3個(gè)相同腳位的焊點(diǎn)拍照）：

3.3 驗(yàn)證結(jié)果

經(jīng)驗(yàn)證分析可以確認(rèn)：該器件已吸潮，案例中器件分層、焊線斷開(kāi)及焊點(diǎn)脫開(kāi)均因器件內(nèi)部的高溫蒸汽壓引起。

4 措施

如何預(yù)防塑封器件經(jīng)過(guò)回流焊等高溫作用后，在其內(nèi)部各界面間不產(chǎn)生分層、焊線脫開(kāi)、斷裂及“爆米花”現(xiàn)象，建議：

（1）盡量采用粘結(jié)力高的塑封料和框架[1]。

（2）塑封好經(jīng)測(cè)試是良品的合格器件，經(jīng)過(guò)適當(dāng)溫度的真空烘烤后，采用防靜電真空包裝時(shí)，要在密封靜電包裝塑料袋中放置足夠的干燥劑。

（3）成品應(yīng)存放在濕度低的有防靜電措施的倉(cāng)庫(kù)里。

（4）在使用環(huán)境溫度變化大且濕度大的場(chǎng)合，應(yīng)采取必要的防止水汽進(jìn)入器件塑封體的防護(hù)措施。

（5）如發(fā)現(xiàn)器件已吸潮，高溫前將器件放在125℃烘箱中烘烤24小時(shí)，去濕后再使用。

5 結(jié)束語(yǔ)

從上面的案例可以看出，水汽對(duì)塑封器件可靠性的破壞性是非常嚴(yán)重的，因此，要重視和有效預(yù)防塑封器件的吸潮問(wèn)題，如原材料的合理選用及規(guī)范貯存、封裝過(guò)程中工藝及加工參數(shù)的控制、成品在使用前和運(yùn)輸過(guò)程中的包裝規(guī)范以及器件吸濕后的補(bǔ)救辦法等。

參考文獻(xiàn)

[1]塑封集成電路離層對(duì)可靠性的影響及解決方法.鄒小花,王永忠,周鳴新《電子與封裝》.2009年05期.

篇2

本文分析了智能功率集成電路的發(fā)展歷程、應(yīng)用狀況和研究現(xiàn)狀，希望能拋磚引玉，對(duì)相關(guān)領(lǐng)域的研究有所貢獻(xiàn)。

【關(guān)鍵詞】智能功率集成電路 無(wú)刷直流電機(jī) 前置驅(qū)動(dòng)電路 高壓驅(qū)動(dòng)芯片

1 智能功率集成電路發(fā)展歷程

功率集成電路（Power Integrated Circuit，PIC）最早出現(xiàn)在七十年代后期，是指將通訊接口電路、信號(hào)處理電路、控制電路和功率器件等集成在同一芯片中的特殊集成電路。進(jìn)入九十年代后，PIC的設(shè)計(jì)與工藝水平不斷提高，性能價(jià)格比不斷改進(jìn)，PIC才逐步進(jìn)入了實(shí)用階段。按早期的工藝發(fā)展，一般將功率集成電路分為高壓集成電路（High Voltage Integrated Circuit，HVIC）和智能功率集成電路（Smart Power Integrated Circuit，SPIC）兩類(lèi)，但隨著PIC的不斷發(fā)展，兩者在工作電壓和器件結(jié)構(gòu)上（垂直或橫向）都難以嚴(yán)格區(qū)分，已習(xí)慣于將它們統(tǒng)稱為智能功率集成電路（SPIC）。

2 智能功率集成電路的關(guān)鍵技術(shù)

2.1 離性價(jià)比兼容的CMOS工藝

BCD（Bipolar-CMOS-DMOS）工藝是目前最主要的SPIC制造工藝。它將Bipolar，CMOS和DMOS器件集成在同一個(gè)芯片上，整合了Bipolar器件高跨導(dǎo)、強(qiáng)負(fù)載驅(qū)動(dòng)能力，CMOS器件集成度高、低功耗的優(yōu)點(diǎn)以及DMOS器件高電壓、大電流處理能力的優(yōu)勢(shì)，使SPIC芯片具有很好的綜合性能。BCD工藝技術(shù)的另一個(gè)優(yōu)點(diǎn)是其發(fā)展不像標(biāo)準(zhǔn)CMOS工藝，遵循摩爾定律，追求更小線寬、更快速度。該優(yōu)點(diǎn)決定了SPIC的發(fā)展不受物理極限的限制，使其具有很強(qiáng)的生命力和很長(zhǎng)的發(fā)展周期。歸納起來(lái)，BCD工藝主要的發(fā)展方向有三個(gè)，即高壓BCD工藝、高功率BCD工藝和高密度BCD工藝。

2.2 大電流集成功率器件

隨著工藝和設(shè)計(jì)水平的不斷提高，越來(lái)越多的新型功率器件成為新的研究熱點(diǎn)。首當(dāng)其沖的就是超結(jié)（SJ，Superjunction）MOS器件。其核心思想就是在器件的漂移區(qū)中引入交替的P/N結(jié)構(gòu)。當(dāng)器件漏極施加反向擊穿電壓時(shí)，只要P-型區(qū)與N-型區(qū)的摻雜濃度和尺寸選擇合理，P-型區(qū)與N-型區(qū)的電荷就會(huì)相互補(bǔ)償，并且兩者完全耗盡。由于漂移區(qū)被耗盡，漂移區(qū)的場(chǎng)強(qiáng)幾乎恒定，而非有斜率的場(chǎng)強(qiáng)，所以超結(jié)MOS器件的耐壓大大提高。此時(shí)漂移區(qū)摻雜濃度不受擊穿電壓的限制，它的大幅度提高可以大大降低器件的導(dǎo)通電阻。由于導(dǎo)通電阻的降低，可以在相同的導(dǎo)通電阻下使芯片的面積大大減小，從而減小輸入柵電容，提高器件的開(kāi)關(guān)速度。因此，超結(jié)MOS器件的出現(xiàn)，打破了“硅極限”的限制。然而，由于其制造工藝復(fù)雜，且與BCD工藝不兼容，超結(jié)MOS器件目前只在分一立器件上實(shí)現(xiàn)了產(chǎn)品化，并未在智能功率集成電路中廣泛使用。

其他新材料器件如砷化嫁（GaAs），碳化硅（SiC）具有禁帶寬度寬、臨界擊穿電場(chǎng)高、飽和速度快等優(yōu)點(diǎn)，但與目前廠泛產(chǎn)業(yè)化的硅基集成電路工藝不兼容，其也未被廣泛應(yīng)用于智能功率集成電路。

2.3 芯片的可靠性

智能功率集成電路通常工作在高溫、高壓、大電流等苛刻的工作環(huán)境下，使得電路與器件的可靠性問(wèn)題顯得尤為突出。智能功率集成電路主要突出的可靠性問(wèn)題包括閂鎖失效問(wèn)題，功率器件的熱載流子效應(yīng)以及電路的ESD防護(hù)問(wèn)題等。

3 智能功率集成電路的用

從20年前第一次被運(yùn)用于音頻放大器的電壓調(diào)制器至今，智能功率集成電路已經(jīng)被廣泛運(yùn)用到包括電子照明、電機(jī)驅(qū).動(dòng)、電源管理、工業(yè)控制以及顯示驅(qū)動(dòng)等等廣泛的領(lǐng)域中。以智能功率集成電路為標(biāo)志的第二次電子革命，促使傳統(tǒng)產(chǎn)業(yè)與信息、產(chǎn)業(yè)融通，已經(jīng)對(duì)人類(lèi)生產(chǎn)和生活產(chǎn)生了深遠(yuǎn)的影響。

作為智能功率集成電路的一個(gè)重要分支，電機(jī)驅(qū)動(dòng)芯片始終是一項(xiàng)值得研究的課題。電機(jī)驅(qū)動(dòng)芯片是許多產(chǎn)業(yè)的核心技術(shù)之一，全球消費(fèi)類(lèi)驅(qū)動(dòng)市場(chǎng)需要各種各樣的電動(dòng)機(jī)及控制它們的功率電路與器件。電機(jī)驅(qū)動(dòng)功率小至數(shù)瓦，大至百萬(wàn)瓦，涵蓋咨詢、醫(yī)療、家電、軍事、工業(yè)等眾多場(chǎng)合，世界各國(guó)耗用在電機(jī)驅(qū)動(dòng)芯片方面的電量比例占總發(fā)電量的60%-70%。因此，如何降低電機(jī)驅(qū)動(dòng)芯片的功耗，提升驅(qū)動(dòng)芯片的性能以最大限度的發(fā)揮電機(jī)的能力，是電機(jī)驅(qū)動(dòng)芯片未來(lái)的發(fā)展趨勢(shì)。

4 國(guó)內(nèi)外研究現(xiàn)狀

國(guó)內(nèi)各大IC設(shè)計(jì)公司和高校在電機(jī)驅(qū)動(dòng)芯片的研究和開(kāi)發(fā)上處于落后地位。杭州士蘭微電子早期推出了單相全波風(fēng)扇驅(qū)動(dòng)電路SD1561，帶有霍爾傳感器的無(wú)刷直流風(fēng)扇驅(qū)動(dòng)電路SA276。其他國(guó)內(nèi)設(shè)計(jì)公司如上海格科微電子，杭州矽力杰、蘇州博創(chuàng)等均致力于LCD，LED，PDP等驅(qū)動(dòng)芯片的研發(fā)，少有公司在電機(jī)驅(qū)動(dòng)芯片上獲得成功。國(guó)內(nèi)高校中，浙江大學(xué)、東南大學(xué)、電子科技大學(xué)以及西安電子科技大學(xué)都對(duì)高壓橋式驅(qū)動(dòng)電路、小功率馬達(dá)驅(qū)動(dòng)電路展開(kāi)過(guò)研究，但芯片性能相比于國(guó)外IC公司仍有很大差距。

而在功率器件的可靠性研究方面，世界上各大半導(dǎo)體公司和高校研究人員已經(jīng)對(duì)NLDMOS的熱載流子效應(yīng)進(jìn)行了廣泛的研究。對(duì)應(yīng)不同的工作狀態(tài)，有不同的退化機(jī)制。直流工作狀態(tài)下，中等柵壓應(yīng)力條件下，退化主要發(fā)生在器件表面的溝道積累區(qū)和靠近源極的鳥(niǎo)嘴區(qū)；高柵壓應(yīng)力條件下，由于Kirk效應(yīng)的存在，退化主要發(fā)生在靠近漏極的側(cè)墻區(qū)以及鳥(niǎo)嘴區(qū)。當(dāng)工作在未鉗位電感性開(kāi)關(guān)（UIS} Unclamped Inductive Switching）狀態(tài)的時(shí)候，會(huì)反復(fù)發(fā)生雪崩擊穿。研究表明，NLDMOS的雪崩擊穿退化主要是漏極附近的界面態(tài)增加引起的，且退化的程度與流過(guò)漏極的電荷量密切相關(guān)。雪崩擊穿時(shí)流過(guò)器件的電流越大，引起的退化也越嚴(yán)重。

參考文獻(xiàn)

[1]洪慧，韓雁，文進(jìn)才，陳科明.功率集成電路技術(shù)理論與設(shè)計(jì)[M].杭州：浙江大學(xué)出版社，2011.

[2]易揚(yáng)波.功率MOS集成電路的可靠性研究和應(yīng)用[D].南京：東南大學(xué)，2009.

[3]馬飛.先進(jìn)工藝下集成電路的靜電放電防護(hù)設(shè)計(jì)及其可靠性研究[D].杭州：浙江大學(xué)，2014.

[4]鄭劍鋒.基于高壓工藝和特定模式下的ESD防護(hù)設(shè)計(jì)與研究[D].杭州：浙江大學(xué)，2012.

篇3

【關(guān)鍵詞】裸芯片；電老煉；質(zhì)量控制

1.引言

工程使用大量的元器件，元器件的可靠性已成為工程可靠性的基礎(chǔ)。隨著型號(hào)產(chǎn)品輕量化、小型化的發(fā)展趨勢(shì)，組件、混合電路的應(yīng)用日益普及[1]。組件、混合電路內(nèi)部往往使用數(shù)量不等的裸芯片，常見(jiàn)的裸芯片類(lèi)型主要有二、三極管，集成電路，電容等。電老煉是剔除存在早期失效缺陷的元器件的最有效的方法，但由于受到技術(shù)、資金等因素的制約，國(guó)內(nèi)外特別是國(guó)內(nèi)半導(dǎo)體生產(chǎn)廠往往缺少對(duì)裸芯片進(jìn)行電老煉的手段。因此裝入工程使用的組件、混合電路的裸芯片未經(jīng)過(guò)電老煉環(huán)節(jié)，組件、混合電路的電老煉應(yīng)力又不能滿足剔除裝入其中的存在早期失效缺陷裸芯片的要求。裸芯片的質(zhì)量與可靠性已成為制約型號(hào)產(chǎn)品可靠性的瓶頸，所以有必要對(duì)裸芯片的質(zhì)量控制方法進(jìn)行研究[2]。

2.國(guó)內(nèi)外裸芯片的質(zhì)量控制現(xiàn)狀

目前國(guó)內(nèi)外裸芯片的質(zhì)量控制主要有兩種模式：

（1）KGD芯片的質(zhì)量控制[3]

KGD（Know Good Die，已知良好芯片）芯片是經(jīng)過(guò)測(cè)試、電老煉篩選等質(zhì)量控制環(huán)節(jié)的芯片，從理論上說(shuō)此類(lèi)芯片在裝入組件、混合電路時(shí)已剔除了存在早期失效缺陷的產(chǎn)品，從可靠性角度看已進(jìn)入相應(yīng)質(zhì)量等級(jí)的浴盆曲線底部。

KGD芯片進(jìn)行電老煉采用兩種方法：

①分立芯片電老煉。其特點(diǎn)是使用臨時(shí)封裝的載體夾具對(duì)劃化片后的單個(gè)芯片進(jìn)行電老煉，使用靈活，適合批量不大的產(chǎn)品。

②晶圓級(jí)電老煉。其特點(diǎn)是對(duì)整個(gè)晶圓進(jìn)行電老煉，費(fèi)用教高，適合大批量生產(chǎn)，在有足夠的需求批量條件下采用。

國(guó)外有專門(mén)對(duì)裸芯片進(jìn)行電老煉的設(shè)備，如美國(guó)AEHR公司生產(chǎn)的FOX系列產(chǎn)品。

雖然KGD芯片的質(zhì)量與可靠性具有很大優(yōu)勢(shì)，但KGD芯片的電老煉環(huán)節(jié)所需要的技術(shù)高、費(fèi)用昂貴，因此受到資金、技術(shù)等因素的制約，國(guó)內(nèi)半導(dǎo)體生產(chǎn)廠缺少對(duì)裸芯片進(jìn)行電老煉的手段，很難提供KGD芯片。

（2）測(cè)試芯片的質(zhì)量控制

測(cè)試芯片經(jīng)過(guò)晶圓級(jí)探針的測(cè)試環(huán)節(jié)，有時(shí)輔以晶圓級(jí)的高溫貯存和抽樣封裝進(jìn)行電老煉和壽命試驗(yàn)等評(píng)價(jià)考核試驗(yàn)。對(duì)于型號(hào)工程，國(guó)內(nèi)半導(dǎo)體器件裸芯片生產(chǎn)廠一般采用此種方法提供裸芯片。但是由于裝入組件、混合電路的芯片未經(jīng)過(guò)電老煉篩選，芯片抽樣封裝進(jìn)行的評(píng)價(jià)考核試驗(yàn)不能完全反映裝機(jī)時(shí)芯片的可靠性水平，因此此類(lèi)芯片的質(zhì)量與可靠性水平具有不確定性。

3.國(guó)產(chǎn)裸芯片的質(zhì)量控制方法

從以上分析可以看出，目前國(guó)內(nèi)半導(dǎo)體器件生產(chǎn)廠缺少對(duì)裸芯片進(jìn)行電老煉的手段，提供的裸芯片往往具有存在早期失效缺陷的產(chǎn)品，而目前對(duì)裸芯片質(zhì)量與可靠性的評(píng)價(jià)是抽樣性質(zhì)的（如GJB2438《混合集成電路通用規(guī)范》），不能完全反映裝機(jī)時(shí)芯片的可靠性水平。產(chǎn)品的質(zhì)量與可靠性是由設(shè)計(jì)、生產(chǎn)決定的，因此對(duì)工程產(chǎn)品使用的裸芯片的質(zhì)量控制應(yīng)從設(shè)計(jì)、生產(chǎn)工藝控制到芯片測(cè)試篩選，可靠性評(píng)價(jià)考核試驗(yàn)等全過(guò)程進(jìn)行。

（1）設(shè)計(jì)階段控制

裸芯片的質(zhì)量控制必須從設(shè)計(jì)階段抓起。設(shè)計(jì)階段控制主要通過(guò)可靠性設(shè)計(jì)、模型驗(yàn)證、設(shè)計(jì)規(guī)則驗(yàn)證等環(huán)節(jié)實(shí)施，力求最大程度上消除因設(shè)計(jì)不當(dāng)造成的質(zhì)量與可靠性問(wèn)題。

（2）生產(chǎn)工藝過(guò)程階段控制

生產(chǎn)工藝過(guò)程控制主要通過(guò)以下方面進(jìn)行：

（a）過(guò)程識(shí)別文件（PID）的建立；

（b）統(tǒng)計(jì)過(guò)程控制（SPC）技術(shù)的實(shí)施；

（c）工序能力指數(shù)CPK的提高。非關(guān)鍵工序的CPK≥1.33，關(guān)鍵工序的CPK≥1.5。

通過(guò)以上環(huán)節(jié)的控制，力求最大程度上消除因生產(chǎn)過(guò)程不當(dāng)造成的質(zhì)量與可靠性問(wèn)題。

（3）芯片測(cè)試篩選

（a）晶圓級(jí)測(cè)試篩選按下表規(guī)定100%進(jìn)行。

順序 篩選項(xiàng)目 試驗(yàn)條件

1 高溫貯存 +（125±2）℃，96小時(shí)，N2氣氛

2 溫度循環(huán) -（55±3）℃）～+（125±2）℃，恒溫時(shí)間不少于30分鐘，轉(zhuǎn)換時(shí)間不超過(guò)1分鐘，10次循環(huán)

3 常溫測(cè)試 按產(chǎn)品詳細(xì)規(guī)范，對(duì)關(guān)鍵參數(shù)規(guī)定一致性的要求

4 內(nèi)部鏡檢 集成電路按GJB548內(nèi)部目檢的條件A的規(guī)定；分立器件按GJB128的內(nèi)部目檢的規(guī)定。

注：對(duì)PDA規(guī)定控制要求。

（b）劃片后的芯片鏡檢

產(chǎn)品按集成電路按GJB548內(nèi)部目檢的條件A的規(guī)定；分立器件按GJB128內(nèi)部目檢的規(guī)定。

（4）可靠性評(píng)價(jià)考核試驗(yàn)[4]

每批次晶圓應(yīng)進(jìn)行可靠性評(píng)價(jià)考核試驗(yàn)。

（a）可靠性評(píng)價(jià)考核試驗(yàn)的SEM檢查

從每批次的每一晶圓片中選取5個(gè)芯片（每1/4扇面和中心各選取1個(gè)），每批次的全部晶圓中取得的芯片進(jìn)行SEM檢查，按GJB128（適用于半導(dǎo)體分立器件）、GJB548（適用于集成電路）有關(guān)規(guī)定，檢查一般金屬化層、鈍化層臺(tái)階、鈍化層。合格判定數(shù)（c）為0。

（b）可靠性評(píng)價(jià)考核試驗(yàn)的篩選和質(zhì)量一致性檢驗(yàn)

從每批次的每一晶圓片中至少選取5個(gè)芯片（每1/4扇面和中心各選取至少1個(gè)）進(jìn)行封裝，應(yīng)保證可靠性評(píng)價(jià)考核試驗(yàn)的篩選合格品的數(shù)量滿足可靠性評(píng)價(jià)考核試驗(yàn)的質(zhì)量一致性檢驗(yàn)的要求。

①產(chǎn)品按下表規(guī)定100%進(jìn)行可靠性評(píng)價(jià)考核試驗(yàn)的篩選。

表1 可靠性評(píng)價(jià)考核試驗(yàn)的篩選

順序 篩選項(xiàng)目 試驗(yàn)條件

1 常溫測(cè)試 +（25±5）℃

2 高溫貯存 +（125±2）℃，96小時(shí)

3 溫度循環(huán) -（55±3）℃～+（125±2）℃，恒溫時(shí)間不少于30分鐘，轉(zhuǎn)換時(shí)間不超過(guò)1分鐘，10次循環(huán)

4 恒定加速度 Y1方向，20000g，至少1分鐘

5 電老煉前電性能測(cè)試 +（25±5）℃

6 電老煉 分立器件：常溫；集成電路：+（125±2）℃；240小時(shí)

7 電老煉后電性能測(cè)試 按產(chǎn)品詳細(xì)規(guī)范，對(duì)關(guān)鍵參數(shù)規(guī)定參數(shù)變化量的要求

8 高溫測(cè)試 +（125±2）℃，按產(chǎn)品詳細(xì)規(guī)范，對(duì)關(guān)鍵參數(shù)規(guī)定一致性的要求

9 低溫測(cè)試 -（55±3）℃，按產(chǎn)品詳細(xì)規(guī)范，對(duì)關(guān)鍵參數(shù)規(guī)定一致性的要求

注：對(duì)不合格品應(yīng)進(jìn)行失效分析。如內(nèi)引線在芯片鍵合區(qū)失效，該批次晶圓作拒收處理。PDA實(shí)行一定的控制要求。

②可靠性評(píng)價(jià)考核試驗(yàn)的質(zhì)量一致性檢驗(yàn)

按下表規(guī)定進(jìn)行質(zhì)量一致性檢驗(yàn)考核，采用零失效方案。

表2 質(zhì)量一致性檢驗(yàn)

試驗(yàn)項(xiàng)目 試驗(yàn)條件或要求 抽樣標(biāo)準(zhǔn) 備注

穩(wěn)態(tài)壽命 Ta=+（100±3）℃，1000小時(shí)，加電，其余按產(chǎn)品詳細(xì)規(guī)范 45（0） 對(duì)關(guān)鍵參數(shù)規(guī)定一致性的要求

4.結(jié)束語(yǔ)

對(duì)裸芯片進(jìn)行質(zhì)量控制是保證工程產(chǎn)品可靠性的一個(gè)關(guān)鍵環(huán)節(jié)。針對(duì)國(guó)內(nèi)半導(dǎo)體器件生產(chǎn)廠不能對(duì)裸芯片進(jìn)行電老煉的現(xiàn)狀，本文通過(guò)對(duì)裸芯片的設(shè)計(jì)階段控制、生產(chǎn)工藝過(guò)程控制、芯片測(cè)試篩選、可靠性評(píng)價(jià)考核試驗(yàn)等環(huán)節(jié)，對(duì)面向工程應(yīng)用的國(guó)產(chǎn)裸芯片的質(zhì)量控制方法進(jìn)行了初步探索研究。

參考文獻(xiàn)

[1]張欣.淺析電子產(chǎn)品制造業(yè)中的庫(kù)存管理[J].電子世界，2013（2）：17-18.

[2]黃云，恩云飛，師謙，等.KGD質(zhì)量和可靠性保障技術(shù)[J].半導(dǎo)體，2005，30（5）：40-43.

[3]思云飛，黃云.KGD技術(shù)發(fā)展與挑戰(zhàn)[J].電子質(zhì)量，2003 （9）：2-4.

[4]羅雯，魏建中，陽(yáng)輝，等.電子元器件可靠性試驗(yàn)工程[M].北京：電子工業(yè)出版社，2005.

作者簡(jiǎn)介：

篇4

關(guān)鍵詞：電子封裝;防潮;塑封;元器件

1引言

伴隨著集成電路工藝的迅猛發(fā)展，集成電路封裝工藝朝著高密度、小體積、重量輕、低成本、高可靠性的方向發(fā)展。電子封裝(ElectronicPackages)屬于電子產(chǎn)品后段的工藝技術(shù),它的目的是給集成電路芯片一套組織構(gòu)架。

塑料封裝同傳統(tǒng)的陶瓷等氣密性封裝形式相比，更能滿足低成本、小體積、重量輕和高密度的要求。水汽對(duì)器件的影響早在封裝器件出現(xiàn)時(shí)就已出現(xiàn)。隨著電子集成技術(shù)的發(fā)展，電子器件的尺寸越來(lái)越小，芯片上的線寬越來(lái)越窄。對(duì)復(fù)雜電子系統(tǒng)的廣泛需要要求系統(tǒng)中關(guān)鍵電子集成電路具有更高的可靠性。這些集成電路應(yīng)該能夠抵抗?jié)撛诘沫h(huán)境應(yīng)力，陰止遷移離子和水汽進(jìn)入電路，防止機(jī)械損傷等。由水汽導(dǎo)致的器件可靠性問(wèn)題主要有腐蝕、分層和開(kāi)裂。

水汽的侵入會(huì)導(dǎo)致集成電路中金屬的氧化和腐蝕。金屬在潮濕環(huán)境中的氧化速率和類(lèi)型是導(dǎo)致電阻變化的一個(gè)主要機(jī)制。鋁線的電化學(xué)腐蝕是集成電路器件中一種非常嚴(yán)重的失效形式，它不但存在于塑料封裝中，在氣密性封裝中也時(shí)有發(fā)生閉。電化學(xué)腐蝕將導(dǎo)致鋁線開(kāi)路和枝晶的生長(zhǎng)。

2研究現(xiàn)狀

為了減少由水汽引起的可靠性問(wèn)題，各國(guó)的研究人員進(jìn)行了不懈的努力以降低器件中的水汽含量。目前常采用的方法一是改進(jìn)封裝材料的特性，以降低材料的吸水性，提高材料之間的粘結(jié)性，但其效果非常有限，另一種方法是在各種封裝形式上沉積水汽阻擋層，降低水汽的滲透率，這種方法通常適用于對(duì)可靠性有特殊要求的場(chǎng)合，如汽車(chē)電子等。

3研究方法

采用等離子增強(qiáng)化學(xué)氣相沉積（PECVD）方法沉積霧劑薄膜作為塑封封裝中的水汽和離子阻擋層。測(cè)試樣品為在LAUFFER的LHMS28型遞模注塑機(jī)上封裝好的64腳TQFP，尺寸10X10mm，厚度為14mm。使用的封裝料是SUMITOMO公司生產(chǎn)的EME6600環(huán)氧樹(shù)脂。樣品分為光面和毛面兩種，每個(gè)樣品中都在芯片襯墊上用銀漿粘貼了3x3mm的硅片。銀漿的熱處理溫度為150度，時(shí)間為30min。4實(shí)驗(yàn)結(jié)果

實(shí)驗(yàn)利用增重法測(cè)定TTQFP器件在30℃/80%RH、600℃/60%RH、85℃/60%RH和85℃/80%RH四種溫濕環(huán)境中的吸水曲線，如圖1所示。

從圖中可以看出溫度和濕度條件對(duì)器件吸水性能的影響都很大。在同樣的濕度條件下，溫度從30℃提高到85℃(80%RH)，或著從60℃提高到85℃(60%RH)，器件吸水含量達(dá)到平衡的時(shí)間都大大縮短了，并且平衡時(shí)器件中水汽的含量也都有了很大的提高。溫度條件相同時(shí)(85℃)，當(dāng)濕度條件從60%RH增加到80%RH，器件吸水速率無(wú)明顯變化，而平衡時(shí)水汽的含量卻提高了。

該實(shí)驗(yàn)還利用傳感器法測(cè)定了在同一濕度條件下(85%RH)，溫度對(duì)TQFP器件中吸水速率的影響。由于傳感器的電容值與器件的吸水量存在線性關(guān)系，因此該曲線也就反映了器件的吸水量隨時(shí)間的變化關(guān)系。可以看出在同樣的濕度條件下，隨著溫度的升高，器件的吸水量達(dá)到平衡的時(shí)間大大縮短了，平衡時(shí)器件的吸水量也有了很大的提高，這與增重法得到的結(jié)果相一致。由擴(kuò)散原理可知，水汽在塑封料中的擴(kuò)散應(yīng)遵循FICk擴(kuò)散方程。一維Fick擴(kuò)散方程的一級(jí)近似解可表示為指數(shù)函數(shù)，C=Pl一P2*exp(P3*t)。公式中的C代表了傳感器的電容值;t代表了器件在環(huán)境中放置的時(shí)間，Pl是吸水達(dá)到平衡時(shí)所對(duì)應(yīng)的飽和電容值;P2是平衡時(shí)的電容值與擴(kuò)散開(kāi)始時(shí)電容值的差值，P3是曲線的曲率，正比于擴(kuò)散系數(shù)，對(duì)于用同一種濕度傳感器測(cè)量所得到的曲線，P3可用于比較水汽擴(kuò)散的速率。由此可得在85℃/85%RH和65℃/85%RH條件下的擬合曲線，并且由擬合曲線可以得到P1，P2以及P3的值。從而我們可以知道器件的擴(kuò)散系數(shù)是與溫度有關(guān)的參數(shù)，我們用公式P3=P0*exP(一E/KT)來(lái)擬合P3與溫度的關(guān)系。公式中的E為擴(kuò)散過(guò)程的激活能，K為玻爾茲曼常數(shù)。由此可以看出，InP3與l/KT成一直線關(guān)系，說(shuō)明我們使用的擬合公式能夠真實(shí)地反映器件中水汽的擴(kuò)散系數(shù)與溫度的關(guān)系，具有一定的正確性。通過(guò)直線的斜率，我們得到了擴(kuò)散過(guò)程的激活能為753708E-20J(047106ev)

為了提高TQFP器件的防潮性能，減少器件中的水汽含量和分層開(kāi)裂失效的紀(jì)律，我們采用了在塑封器件表面沉積無(wú)機(jī)薄膜的方法來(lái)降低水汽的透過(guò)率。

5結(jié)論

研究實(shí)驗(yàn)所采用的方法對(duì)于塑封元器件防潮具有較好作用，濕度和溫度對(duì)防水性能都有影響，利用等離子體增強(qiáng)化學(xué)氣相沉積方法在TQFP塑封器件表面沉積SiNx薄膜，以提高防水性能。

參考文獻(xiàn)

［1］陳力俊.微電子材料與制程［M］.上海:復(fù)旦大學(xué)出版社,2005.

［2］中國(guó)電子學(xué)會(huì)生產(chǎn)技術(shù)學(xué)分會(huì)叢書(shū)編委會(huì).微電子封裝技術(shù)［M］.合肥:中國(guó)科學(xué)技術(shù)大學(xué)出版社,2003.

［3］RobertCamlllettiandCrishChandra，LowTemperatureCeramicCoatingsforchip-on-BoardAssemblies.

篇5

【關(guān)鍵詞】集成電路 電磁干擾 輻射干擾 屏蔽 接地

1 電磁干擾的傳播途徑及對(duì)集成電路的影響

1.1 電磁干擾的傳播途徑

電磁干擾源一般來(lái)說(shuō)分為與人為干擾源和自然干擾源。人為干擾源是人工裝置產(chǎn)生的電磁能量干擾，如廣播、通信、家用電器、醫(yī)用射頻等設(shè)備產(chǎn)生的電磁能量。自然干擾源主要來(lái)源于大氣層的天電噪聲、地球外層空間的宇宙噪聲。電磁干擾的傳播途徑有兩種，即傳導(dǎo)干擾和輻射干擾。

1.2 傳導(dǎo)干擾

傳導(dǎo)干擾是指通過(guò)導(dǎo)電介質(zhì)把一個(gè)電網(wǎng)絡(luò)上的信號(hào)干擾（即耦合）到另一個(gè)電網(wǎng)絡(luò)。傳導(dǎo)干擾傳播必須在干擾源和敏感器之間有完整的電路連接，干擾信號(hào)沿著這個(gè)連接電路傳遞到敏感器，發(fā)生干擾現(xiàn)象。

1.3 輻射干擾

輻射干擾是指干擾源通過(guò)空間把其信號(hào)干擾（即耦合）到另一個(gè)電網(wǎng)絡(luò)。輻射干擾傳播是通過(guò)介質(zhì)以電磁波的形式傳播，干擾能量按電磁場(chǎng)的規(guī)律向周?chē)臻g發(fā)射。在集成電路的系統(tǒng)設(shè)計(jì)中，輻射干擾體現(xiàn)的尤為突出，集成電路的引腳、高頻信號(hào)線、各類(lèi)接插件等都存在成為具有天線特性的輻射干擾源的可能性，能發(fā)射電磁波并影響其他系統(tǒng)或本系統(tǒng)內(nèi)其他子系統(tǒng)的正常工作。

1.4 電磁干擾對(duì)集成電路的影響

集成電路設(shè)備在電磁干擾作用下的表現(xiàn)是多種多樣的，主要表現(xiàn)為降低技術(shù)性能指標(biāo)，導(dǎo)致集成電路設(shè)備可靠性降低。常見(jiàn)的表現(xiàn)為語(yǔ)音系統(tǒng)語(yǔ)言清晰度差、圖像顯示系統(tǒng)清晰度降低、數(shù)字系統(tǒng)誤碼率增加、控制系統(tǒng)失控或誤操作等；當(dāng)發(fā)生電磁兼容性故障時(shí)，會(huì)給國(guó)防、工業(yè)、醫(yī)療、科研和交通運(yùn)輸?shù)葞?lái)巨大損失并危及生命安全。

2 集成電路中電磁干擾的處理方法

2.1 電磁干擾三要素

電磁干擾三要素，即干擾源、干擾傳播途徑（或耦合途徑）和敏感設(shè)備。三者的關(guān)系如下圖所示。在集成電路的設(shè)計(jì)中，防電磁干擾基于以上有效措施對(duì)應(yīng)形成了硬件抗干擾設(shè)計(jì)基本思想：抑制電磁干擾源、切斷干擾耦合線路和提高元器件抗干擾能力，用以保證電子設(shè)備具有相對(duì)的抗電磁干擾能力，在其干擾下能正常工作，同時(shí)使電子設(shè)備自身盡可能少產(chǎn)生電磁干擾，避免影響周?chē)渌O(shè)備正常運(yùn)行，從而達(dá)到電磁兼容的理想狀態(tài)。

2.2 電磁干擾的常用處理方法

2.2.1屏蔽

以某種材料（導(dǎo)電的或?qū)Т诺牟牧希┲瞥傻钠帘螝んw（實(shí)體的或非實(shí)體的），將需要屏蔽的區(qū)域封閉起來(lái)，形成電磁隔離，即其內(nèi)的電磁場(chǎng)不能越出這一區(qū)域，而外來(lái)的輻射電磁場(chǎng)不能進(jìn)入這一區(qū)域（或者進(jìn)出該區(qū)域的電磁能量將受到很大的衰減）。屏蔽材料的選擇應(yīng)注意以下問(wèn)題：

（1）交變電場(chǎng)的屏蔽體必須選用導(dǎo)電性能好的材料，而且必須良好地接地。

（2）低頻（100kHz以下）磁場(chǎng)屏蔽常用的屏蔽材料是高導(dǎo)磁材料（如鐵、硅鋼片、坡莫合金等）。

（3）高頻磁場(chǎng)的屏蔽，采用低電阻率的良導(dǎo)體材料，如銅、鋁等。利用電磁感應(yīng)現(xiàn)象在屏蔽殼體表面所產(chǎn)生的渦流的反磁場(chǎng)來(lái)達(dá)到屏蔽的目的。

（4）在高頻電磁干擾和低頻電磁干擾同時(shí)存在同時(shí)需要屏蔽室時(shí)，使用不同的金屬材料構(gòu)成多層屏蔽體。

2.2.2接地

接地是抑制噪聲防止干擾的重要方法，接地是給電路或系統(tǒng)提供一個(gè)基準(zhǔn)電位。接地分為安全接地和信號(hào)接地兩種。

（1）安全接地采用低阻抗的導(dǎo)體將用電設(shè)備的外殼連接到大地上，使操作使用人員不致因設(shè)備外殼漏電或故障放電而發(fā)生觸電危險(xiǎn)。

（2）信號(hào)接地在系統(tǒng)和設(shè)備中，采用低阻抗的導(dǎo)線（或地平面）為各種電路提供具有共同參考電位的信號(hào)返回通路，使流經(jīng)該地線的各電路信號(hào)電流互不影響。

2.2.3濾波

濾波可以顯著地減小干擾的電平，因?yàn)楦蓴_頻譜成份與有用信號(hào)有所區(qū)別，濾波對(duì)于這些干擾信號(hào)有良好抑制能力，從而起到接地、屏蔽干擾抑制難以起到的作用。采用多級(jí)交流電源濾波是比較好的一種方法，濾波器中電感和電容組成低頻濾波器可吸收電源電壓波形畸變產(chǎn)生的諧波干擾；電感和電容組成的高頻濾波器可抑制高頻干擾；壓敏電阻可吸收過(guò)壓干擾。

2.2.4電路的布線措施

有時(shí)候采用接地、屏蔽、濾波等措施后仍不能滿足電磁兼容的要求，這時(shí)就要求集成電路系統(tǒng)在設(shè)pcb板時(shí)就提前加入電磁兼容特性，從布線上抑制電磁干擾問(wèn)題。

（1）電源線的布置

①電源線盡可能靠近地線以減小供電環(huán)路面積，差模輻射小，不同電源的供電環(huán)路不要相互重疊。

②采用多層工藝時(shí)，模擬電源和數(shù)字電源分開(kāi)，避免相互干擾。不要把數(shù)字電源與模擬電源重疊放置，否則就會(huì)產(chǎn)生耦合電容，破壞分離度。

③電源平面與地平面可采用完全介質(zhì)隔離，頻率和速度很高時(shí)，應(yīng)選用低介電常數(shù)的介質(zhì)漿料。電源平面應(yīng)靠近接地平面，并安排在接地平面之下，對(duì)電源平面分布的輻射電流起到屏蔽作用。

（2）信號(hào)線的布置

①將彼此不相容的信號(hào)線進(jìn)行隔離

隔離不相容信號(hào)線可以有效避免其相互之間產(chǎn)生耦合干擾。其中高頻與低頻、大電流與小電流、數(shù)字與模擬信號(hào)線是不相容的，在信號(hào)線的布置上應(yīng)該注意把它們隔離。

②減小信號(hào)環(huán)路的面積

這一做法可以有效減小環(huán)路的差模電流輻射。由于環(huán)路輻射與電流強(qiáng)度和環(huán)路面積成正比，在電流強(qiáng)度確定的情況下，要減小環(huán)路輻射，只有減小環(huán)路面積。

（3）時(shí)鐘線路的布置

①不建議采用鏈結(jié)構(gòu)進(jìn)行時(shí)鐘信號(hào)的傳送，而建議采用星型結(jié)構(gòu)傳送時(shí)鐘信號(hào)，將所有的時(shí)鐘負(fù)載直接與時(shí)鐘功率驅(qū)動(dòng)器連接。

②晶振導(dǎo)帶的控制也可減少電磁干擾，將所有連接晶振輸入/輸出端的導(dǎo)帶盡量減短，這樣可以減少噪聲干擾及分布電容對(duì)晶振的影響。

③晶振電容地線應(yīng)使用盡量寬而短的導(dǎo)帶連接至器件上，離晶振最近的數(shù)字地引腳應(yīng)盡量減少過(guò)孔。

（4）處理好接地線

在印刷電路板上，最重要的當(dāng)屬電源線和地線。而接地是克服電磁干擾的最主要手段。雙面板的地線布置方法是單點(diǎn)接地法，電源一個(gè)接點(diǎn)，地一個(gè)接點(diǎn)，電源和地分別從電源的兩端接到印刷電路板上。印刷線路板上，要有多個(gè)返回地線，這些都會(huì)聚到回電源的那個(gè)接點(diǎn)上，就是所謂單點(diǎn)接地。對(duì)于低頻模擬信號(hào)用的屏蔽電纜，可以采用一端接地，而對(duì)于高頻和數(shù)字信號(hào)，要使屏蔽電纜的兩端都接地。

2.2.5用好去耦電容

高頻去耦電容對(duì)去除高頻成份有顯著效果，好的高頻去耦電容去除的高頻成份可達(dá)1GHZ。一般采用的高頻特性較好的材料是陶瓷片電容和多層陶瓷電容。在印刷線路板設(shè)計(jì)時(shí)，去耦電容要加在每個(gè)集成電路的電源，地之間。去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開(kāi)門(mén)關(guān)門(mén)瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。

2.2.6選用無(wú)源元件

實(shí)際應(yīng)用的無(wú)源元件并不是“理想元件”，其元件特性與理想的元件特性是有差異的。所以應(yīng)用元件本身就有可能是干擾源，因此選用無(wú)源元件可以防止干擾。

3 結(jié)語(yǔ)

綜上所述，集成電路中電磁干擾問(wèn)題，是一個(gè)系統(tǒng)的、整體的概念，它貫穿于電子設(shè)備從設(shè)計(jì)到使用的全過(guò)程，設(shè)計(jì)者要以事實(shí)為依據(jù)，從具體的問(wèn)題入手，采取針對(duì)性的抗干擾措施。本文提出了集成電路中抗電磁干擾的常用的處理方法，通過(guò)這些方法的運(yùn)用，可以有效降低電磁干擾對(duì)集成電路的影響，使集成電路的可靠性得到保障。

參考文獻(xiàn)

[1]郭亞紅.集成電路中抑制電磁干擾的布線措施[J].河北工業(yè)科技，2010.5.

[2]李紅.基于DSP控制的交直流方波逆變電源系統(tǒng)研究[D].蘭州理工大學(xué)，2006.

[3]韋家莊.紅外線軸溫探測(cè)系統(tǒng)磁鋼信號(hào)采集與處理[D].中國(guó)科學(xué)技術(shù)大學(xué)，2003.

[4]景皓.關(guān)于單片機(jī)硬件抗干擾[J].黑龍江科技信息，2008.9.

[5]吳禎蕓.提高電子產(chǎn)品抗干擾性能的常用方法[J].南平師專學(xué)報(bào)（自然科學(xué)版），2003.5.

[6]謝忠華.電子產(chǎn)品的抗干擾能力和電磁兼容性探討[J].武漢職業(yè)技術(shù)學(xué)院學(xué)報(bào)，2005.9.

篇6

【關(guān)鍵詞】引線框架材料;集成電路;研究

0.前言

在集成電路中，就是依靠進(jìn)線框架連接外部元件與芯片，其作用至關(guān)重要。主要起到支撐及固定芯片，保護(hù)內(nèi)部元件，把IC組裝成為一個(gè)整體；同時(shí)將芯片和外部電路連接起來(lái)傳遞信號(hào)，有效進(jìn)行導(dǎo)電導(dǎo)熱。因此，集成電路與各個(gè)組裝程序必然依據(jù)框架才能成為一種整體。鑒于引線框架材料在集成電路中的重要，許多相關(guān)人士將研究集成電路用引線框架材料成為了熱點(diǎn)話題。在這種形勢(shì)下，本文對(duì)集成電路用引線框架材料研究具有實(shí)際價(jià)值。

1.集成電路用引線框架概述

隨著電力技術(shù)快速發(fā)展，信息產(chǎn)品正朝著輕量化、高速化、薄型化、小型化以及智能化等方向發(fā)展，而作為封裝材料也得到長(zhǎng)足發(fā)展，尤其是半導(dǎo)體的集成電路封裝更是突飛猛進(jìn)。

如今，引線框架的封裝密度及引線密度是越來(lái)越高，同時(shí)封裝引線的腳數(shù)也快速增多，讓引線的節(jié)距逐年降低，如今已近達(dá)到了0.1mm，同時(shí)超薄型成為了熱門(mén)，從過(guò)去的0.25mm降至到0.05-0.08mm,而引線的框架也朝著輕、短、薄、多引線、高精細(xì)度以及小節(jié)距方向發(fā)展。

集成電路用引線框架的性能:

①具備較高強(qiáng)度與硬度；因?yàn)橐€框架逐步小型，但是其內(nèi)部容納的電路依然是那么多，而且容納的東西應(yīng)該是越來(lái)越多，這就為其材料提出了較高強(qiáng)度及硬度要求。

②良好的導(dǎo)熱性；隨著集成電路逐漸變小，功能足部增大，隨著工作效率提高必然產(chǎn)生熱量越多，必然要具備加好導(dǎo)熱性。

③較好的導(dǎo)電性；要消除電感及電容造成的影響，材料就必然要求較好導(dǎo)電性，才能降低框架上的阻抗，也有效散熱。

除了具備如上一些功能特性之外，引線框架還要具備良好的冷熱加工性能，較好的微細(xì)加工和刻蝕性能及較好的釬焊性能等。一般而言，較為理想引線框架材料的強(qiáng)度不能夠低于600MPa，其硬度HV不能小于130，而其電導(dǎo)率不能小于80%。

2.研究引線框架材料進(jìn)展

隨著集成電路朝著小型化及高集成化以及安裝方式變化等等方向上發(fā)展，為引線框架材料特性及質(zhì)量要求是逐漸增強(qiáng)，必然要投入更多人力物力來(lái)開(kāi)發(fā)與研究新材料。自從上世紀(jì)60年代集成電路研發(fā)成功以來(lái)，相關(guān)人士就在不斷的開(kāi)發(fā)優(yōu)質(zhì)集成材料，電子封裝材料及各類(lèi)引線框架也不斷產(chǎn)生，針對(duì)引線框架材料較多的是高銅合金及鐵鎳合金開(kāi)發(fā)比較成功，本文就是以這兩種材料作為例子進(jìn)行闡述。

2.1鐵鎳合金

鐵鎳合金中主要代表物質(zhì)是KOVAR合金以及42合金兩種。而KOVAR合金在傳統(tǒng)使用上屬于較為優(yōu)良的引線框架材料，集成電路剛剛出現(xiàn)之時(shí)是引線框架中使用較多的材料。該合金的優(yōu)點(diǎn)就是具有高強(qiáng)度、高抗拉強(qiáng)度，其中抗拉強(qiáng)度能夠達(dá)到530MPa，能夠確保電路的可靠性，但是有一個(gè)較大缺點(diǎn)就是導(dǎo)電導(dǎo)熱的性能不大好，當(dāng)時(shí)按照當(dāng)時(shí)集成電路需求來(lái)看還是能夠滿足。到了1987年世界上出現(xiàn)了能源危機(jī)，導(dǎo)致鈷價(jià)猛漲，自然也就加快了KOVAR合金的價(jià)格增長(zhǎng)，這樣就大大降低了使用量，價(jià)值一些高性能新型材料研發(fā)成功，KOVAR合金慢慢退出了。

隨著KOVAR合金退出相繼出現(xiàn)了一大批新型材料，其中有位突出的是Fe-Ni42合金。這種合金的機(jī)械強(qiáng)度及熱膨脹系數(shù)與KOVAR合金較為相近，相比之下就是導(dǎo)熱導(dǎo)電的性能略差，但是因不含有Co元素導(dǎo)致其價(jià)格相對(duì)較低，因此這種材料一出世就快速發(fā)展起來(lái)，其使用普及度突飛猛進(jìn)，到了上世紀(jì)80年代就占據(jù)引線框架材料的40%以上，一直到更為新型材料的出現(xiàn)才開(kāi)始降低。這種材料是鐵磁性恒彈性的合金，其優(yōu)點(diǎn)是強(qiáng)度較高、可靠性好，不足之處是導(dǎo)熱導(dǎo)彈、價(jià)格上相比較差。

2.2銅基材料

銅合金材料一問(wèn)世，就以較高導(dǎo)電導(dǎo)熱以及價(jià)格低廉等諸多特點(diǎn)成為了引線框架中使用比較普遍材料。伴隨著集成電路逐漸退出陶瓷封裝，塑性封裝成為了主流，而與塑性封裝較為匹配之銅基合金作為引線框架使用更是突飛猛進(jìn)。銅基引線按照材料的性能劃分，大致可以劃分為高導(dǎo)電型、高強(qiáng)度型、高強(qiáng)中導(dǎo)型及中強(qiáng)中導(dǎo)型等；如果按照合金成分可以分為銅鐵系列、銅鉻系列等，相比之下使用較為廣泛為銅鐵磷系列，其典型的材料為C194合金與KFC合金。但是銅導(dǎo)電率及導(dǎo)熱率稍低于銀，在生產(chǎn)之中怎樣才能滿足需要性能就尤為關(guān)鍵了。當(dāng)時(shí)在使用中主要有Cu-Fe(P)系列、Cu-Ni-Si系列、Cu-Cr系列等，從使用中發(fā)現(xiàn)較高時(shí)效溫度計(jì)過(guò)程使用時(shí)間都易導(dǎo)致Cr與Cu3Zr的粒子聚集長(zhǎng)大，產(chǎn)生出過(guò)時(shí)效，對(duì)合金的高溫性能與焊接性能有嚴(yán)重?fù)p害，因此相關(guān)研究者就在努力探索新型材料出現(xiàn)。

3.引線框架新材料的開(kāi)發(fā)

在引線框架中使用銅及合金成為了人們的共識(shí)，但是相對(duì)而言還存在一些問(wèn)題，引發(fā)人們朝著新成分體系及新制備工藝上發(fā)展。在這種形勢(shì)下，研發(fā)出了一些新型材料。

3.1銅合金中加入稀土元素

為了改善銅合金之綜合性能，就在其中加入了微量的稀土元素，改善了銅合金的耐腐蝕性能、熱塑性能及導(dǎo)電性能等，加入稀土元素還能夠凈化銅合金里的雜質(zhì)，細(xì)化銅合金里的晶粒。但是在加入稀土元素時(shí)要控制用量范圍及最佳值，因?yàn)橐坏┏^(guò)了臨界值，稀土元素作用就變化了，就會(huì)影響到銅合金各種性能。目前，加入了稀土元素的銅合金使用較為廣泛。

3.2新型制備工藝

事實(shí)上，不同制備工藝能夠得到不同性能合金，比如合金的時(shí)效、強(qiáng)化方式之前有沒(méi)有做變形處理，時(shí)間、時(shí)效溫度等選定都直接關(guān)系著合金最終的性能。因此制作時(shí)就依據(jù)制備合金工藝基礎(chǔ)上，根據(jù)需要的性能做具體要求，就能夠滿足不同的需求。同時(shí)，加入了不同的成分比微量元素，對(duì)合金的性能影響較大。例如：在合金中加入Zn元素就能夠加大提升釬焊性，加入了Mg元素能夠改善材料抗疲勞及高溫性能等。因此，這一系列使用極大的改善了引線框架材料的需求。

4.結(jié)論

如今，集成電路是各個(gè)國(guó)家科學(xué)技術(shù)發(fā)展之重要代表，能夠體現(xiàn)出國(guó)家信息科技水平與能力。而且隨著集成電路的用途擴(kuò)大，對(duì)引線框架材料需求日漸增大。從發(fā)展現(xiàn)狀可看出來(lái)，銅合金因具備良好導(dǎo)熱導(dǎo)電等綜合性能，成為了目前的主打材料。但是研發(fā)集成電路用引線框架材料，必將備受相關(guān)研究者重視。

【參考文獻(xiàn)】

［1］向文永.集成電路用引線框架材料的研究現(xiàn)狀與趨勢(shì)[J].材料導(dǎo)報(bào)，2006（3）：3-6.

［2］陸磊.高強(qiáng)高導(dǎo)電銅合金耐腐性研究[J].材料工程，2010（4）：98-102.

篇7

隨著需求的發(fā)展與技術(shù)的日益成熟，電器智能化在多個(gè)領(lǐng)域得到廣泛的應(yīng)用。它是計(jì)算機(jī)技術(shù)、數(shù)據(jù)處理技術(shù)、控制技術(shù)、傳感器技術(shù)、通信技術(shù)（網(wǎng)格技術(shù)）、電力電子技術(shù)等新技術(shù)結(jié)合的產(chǎn)物。是電器領(lǐng)域21世紀(jì)的發(fā)展重點(diǎn)。“智能化電器”是指能自動(dòng)適應(yīng)電網(wǎng)、環(huán)境及控制要求的變化，始終處于最佳運(yùn)行工況的電器。（由于電力系統(tǒng)及電力設(shè)備運(yùn)行過(guò)程的復(fù)雜性、難以有精確的數(shù)學(xué)描述，應(yīng)采用計(jì)算機(jī)技術(shù)，通過(guò)感知、學(xué)習(xí)、記憶和大范圍的自適應(yīng)等手段，及時(shí)適應(yīng)環(huán)境和任務(wù)的變化，以有效的處理和控制，使電器設(shè)備和電力系統(tǒng)達(dá)其最佳的性能指標(biāo)）。它在多參數(shù)不確定的條件下，采用模糊理論、專家系統(tǒng)達(dá)到最佳工作要求。

智能化技術(shù)在其應(yīng)用中主要體現(xiàn)在計(jì)算機(jī)技術(shù)，精密傳感技術(shù)，GPS定位技術(shù)的綜合應(yīng)用。隨著產(chǎn)品市場(chǎng)競(jìng)爭(zhēng)的日趨激烈，產(chǎn)品智能化優(yōu)勢(shì)在實(shí)際操作和應(yīng)用中得到非常好的運(yùn)用，提高了設(shè)備的可靠性，降低了維護(hù)成本；故障診斷實(shí)現(xiàn)了智能化等。

二、智能化電器的特點(diǎn)

智能化電器是多種相關(guān)新技術(shù)相結(jié)合的產(chǎn)物，它既是個(gè)體，又是集成系統(tǒng)，具有常規(guī)電器難以實(shí)現(xiàn)的有信息化產(chǎn)品的典型特征：

1.功能的集成化、數(shù)字化

傳統(tǒng)電器的二次電路元件多采用電磁式機(jī)械機(jī)構(gòu)，它所具有的功能十分有限，已無(wú)法適應(yīng)現(xiàn)代電網(wǎng)發(fā)展的需要。其性能差，特性不一致（分散性大），體積大，成本高，功能單一難以構(gòu)成大規(guī)模的自動(dòng)化系統(tǒng)。智能化電器可以很方便地實(shí)現(xiàn)以往機(jī)電式和集成電路式的電器產(chǎn)品所具備的功能，并可將計(jì)量、保護(hù)、控制、通信/記錄等多種功能集于一體。

2.控制、保護(hù)的智能化

智能化電器可根據(jù)電網(wǎng)和被控對(duì)象的運(yùn)行狀態(tài)進(jìn)行智能化控制。智能化電器組成通信控制網(wǎng)絡(luò)后，控制、保護(hù)可實(shí)現(xiàn)的智能化程度將極大地提高，如環(huán)網(wǎng)供電系統(tǒng)中保護(hù)的動(dòng)態(tài)配合。智能化電器具有對(duì)自身工作狀態(tài)的監(jiān)測(cè)、自診斷、控制和保護(hù)的功能。

3.系統(tǒng)的網(wǎng)絡(luò)化和分散化（分布）

采用一種或多種工業(yè)級(jí)總線形式，與工廠的DCS和ERP進(jìn)行融合，成為一個(gè)獨(dú)立的、徹底分散的控制節(jié)點(diǎn)。

4.產(chǎn)品形式和結(jié)構(gòu)的模塊化、標(biāo)準(zhǔn)化

通過(guò)“以軟代硬”的方法和模塊靈活的組合方式可大大提高智能化電器的適應(yīng)性，使生產(chǎn)形式標(biāo)準(zhǔn)化，同時(shí)減少了備件。

5.體積的小型化

由于功能集成和采用大規(guī)模集成電路，智能化電器的體積通常不到傳統(tǒng)產(chǎn)品的l/2。

6.設(shè)計(jì)簡(jiǎn)化

一只具有計(jì)量、控制、保護(hù)、通信等全部功能的智能化單元，其設(shè)計(jì)和連線工作都很少。用戶僅需將電壓、電流信號(hào)，斷路器位置信號(hào)和出口控制信號(hào)與用少量的電纜與智能電器接通，即完成布線工作。而各項(xiàng)功能均可通過(guò)軟件實(shí)現(xiàn)。

7.可靠性增強(qiáng)

增加智能化電器的可靠性主要可通過(guò)以下三種途徑達(dá)到：功能一體化，系統(tǒng)簡(jiǎn)化，可減少故障點(diǎn)；自診斷功能的實(shí)現(xiàn)；監(jiān)測(cè)信息的增加，利用多種傳感器和控制器，對(duì)電、磁、熱、機(jī)械等多種物理量實(shí)行在線檢測(cè)和優(yōu)化控制，診斷其工況，預(yù)測(cè)其運(yùn)動(dòng)規(guī)律。

8.維護(hù)方便、靈活

因?yàn)榫哂杏?jì)量、控制、保護(hù)、通信等全部功能的智能化單元，接線少，所以維護(hù)和校驗(yàn)工作就大為簡(jiǎn)化。

三、電器智能化的關(guān)鍵技術(shù)

1.嵌入式Internet技術(shù)

智能電器網(wǎng)絡(luò)化的關(guān)鍵技術(shù)就是在單片機(jī)系統(tǒng)中實(shí)現(xiàn)嵌入式Internet技術(shù)。單片機(jī)嵌入式技術(shù)以及單片機(jī)系統(tǒng)網(wǎng)絡(luò)化有多種網(wǎng)絡(luò)化實(shí)現(xiàn)的方案。

2.專用集成電路

智能化電器會(huì)涉及到一些特殊和復(fù)雜的功能，這些功能如果完全由計(jì)算機(jī)來(lái)完成，無(wú)疑會(huì)加重CPU的負(fù)擔(dān)，其效果也未必理想。事實(shí)上在電器智能化出現(xiàn)以前，已經(jīng)開(kāi)發(fā)出了許多行之有效的專用集成電路。采用專用集成電路不僅能夠減輕CPU的工作負(fù)荷，萬(wàn)一發(fā)生故障時(shí)也可保證可靠的動(dòng)作，在一定程度上還能夠提高系統(tǒng)的可靠性。專用集成電路分為兩類(lèi)：一類(lèi)是實(shí)現(xiàn)某種專用功能的電路，另外一類(lèi)是運(yùn)算電路，主要是用于電流保護(hù)運(yùn)算、功率因數(shù)運(yùn)算等。

3.系統(tǒng)集成化技術(shù)

電器智能化是以微處理器為核心的機(jī)電一體化產(chǎn)品。它包括供電部分、傳感器、控制部分、調(diào)整部分、執(zhí)行機(jī)構(gòu)以及電器本體。各個(gè)組成部分之間相互聯(lián)系，又相互影響。如何協(xié)調(diào)與處理好各個(gè)組成部分之間的關(guān)系，使其既能滿足所有的功能要求，又不超出現(xiàn)有技術(shù)條件所允許的范圍，就是系統(tǒng)集成化技術(shù)的主要內(nèi)容。

四、當(dāng)前研究熱點(diǎn)

1.變電站綜合自動(dòng)化，電力調(diào)度自動(dòng)化和配網(wǎng)自動(dòng)化等。

2.網(wǎng)絡(luò)化技術(shù)（多介質(zhì)、多協(xié)議），應(yīng)特別重視網(wǎng)絡(luò)軟件的開(kāi)發(fā)，打破“重硬件，輕軟件”的傳統(tǒng)觀念，統(tǒng)一標(biāo)準(zhǔn)，細(xì)化分工。

3.智能控制技術(shù)

如供電系統(tǒng)經(jīng)濟(jì)運(yùn)行控制、供電設(shè)備的斷路器的智能控制、永磁操作機(jī)構(gòu)（目前可控性最強(qiáng)的操作機(jī)構(gòu)）、接觸器的智能操作和節(jié)能控制；用電設(shè)備的電機(jī)的智能控制等。

4.自動(dòng)化系統(tǒng)的集成方法

新型的智能化電器元件采用微處理器及可編程器件后，大量功能“以軟代硬”實(shí)現(xiàn)，并具有“現(xiàn)場(chǎng)”設(shè)計(jì)的能力。充分增加智能化電器元件的適應(yīng)性。

5.智能化元件的在線編程技術(shù)和專用電路的設(shè)計(jì)

應(yīng)大力開(kāi)發(fā)具有自主知識(shí)產(chǎn)權(quán)的芯片和模塊，采用專用芯片（集成電路）可降低產(chǎn)品成本、減少體積、提高產(chǎn)品質(zhì)量；還可以提高處理速度，軟件可固化在專用芯片內(nèi)，使其標(biāo)準(zhǔn)化、模塊化，便于實(shí)施通信協(xié)議等。

6.嵌入式系統(tǒng)軟件設(shè)計(jì)技術(shù)兼OTS的應(yīng)用，嵌入式計(jì)算機(jī)是以嵌入式系統(tǒng)的形式隱藏在各種裝置、產(chǎn)品和系統(tǒng)中，其目的就是要把一切變得更簡(jiǎn)單、更方便、更普遍和更適用。因此，設(shè)計(jì)時(shí)應(yīng)采用高級(jí)語(yǔ)言和采用實(shí)時(shí)多任務(wù)操作系統(tǒng)，提高軟件設(shè)計(jì)的工業(yè)化程度。

7.EMC技術(shù)。提高智能化系統(tǒng)電器元件的電磁兼容性，EMC現(xiàn)在顯得愈來(lái)愈重要，要求達(dá)到標(biāo)準(zhǔn)，以便提高產(chǎn)品對(duì)各種復(fù)雜電磁環(huán)境的適應(yīng)性。

五、結(jié)束語(yǔ)

綜上所述，智能電器具有更強(qiáng)大的功能，而智能電器的發(fā)展趨勢(shì)是依靠微處理器的運(yùn)算能力，較好地實(shí)現(xiàn)智能電器功能，只要在參數(shù)檢測(cè)和信號(hào)處理單元進(jìn)行相應(yīng)的參數(shù)設(shè)置，一個(gè)智能電器就可實(shí)現(xiàn)傳統(tǒng)意義上的幾個(gè)電器產(chǎn)品的功能。

多功能化是智能化產(chǎn)品的特點(diǎn)，通信化也是智能化電器的一個(gè)重要發(fā)展方向。總之，社會(huì)在不斷進(jìn)步，人類(lèi)在不斷追求，市場(chǎng)在不斷變化，高科技應(yīng)用含量決定著產(chǎn)品發(fā)展的新趨勢(shì)和前景。

參考文獻(xiàn)

篇8

一、DIP雙列直插式封裝

DIP(DualIn－linePackage)是指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路(IC)均采用這種封裝形式，其引腳數(shù)一般不超過(guò)100個(gè)。采用DIP封裝的CPU芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)的芯片插座上。當(dāng)然，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進(jìn)行焊接。DIP封裝的芯片在從芯片插座上插拔時(shí)應(yīng)特別小心，以免損壞引腳。

DIP封裝具有以下特點(diǎn)：

1.適合在PCB(印刷電路板)上穿孔焊接，操作方便。

2.芯片面積與封裝面積之間的比值較大，故體積也較大。

Intel系列CPU中8088就采用這種封裝形式，緩存(Cache)和早期的內(nèi)存芯片也是這種封裝形式。

二、QFP塑料方型扁平式封裝和PFP塑料扁平組件式封裝

QFP（PlasticQuadFlatPackage）封裝的芯片引腳之間距離很小，管腳很細(xì)，一般大規(guī)模或超大型集成電路都采用這種封裝形式，其引腳數(shù)一般在100個(gè)以上。用這種形式封裝的芯片必須采用SMD（表面安裝設(shè)備技術(shù)）將芯片與主板焊接起來(lái)。采用SMD安裝的芯片不必在主板上打孔，一般在主板表面上有設(shè)計(jì)好的相應(yīng)管腳的焊點(diǎn)。將芯片各腳對(duì)準(zhǔn)相應(yīng)的焊點(diǎn)，即可實(shí)現(xiàn)與主板的焊接。用這種方法焊上去的芯片，如果不用專用工具是很難拆卸下來(lái)的。

PFP（PlasticFlatPackage）方式封裝的芯片與QFP方式基本相同。唯一的區(qū)別是QFP一般為正方形，而PFP既可以是正方形，也可以是長(zhǎng)方形。

QFP/PFP封裝具有以下特點(diǎn)：

1.適用于SMD表面安裝技術(shù)在PCB電路板上安裝布線。

2.適合高頻使用。

3.操作方便，可靠性高。

4.芯片面積與封裝面積之間的比值較小。

Intel系列CPU中80286、80386和某些486主板采用這種封裝形式。

三、PGA插針網(wǎng)格陣列封裝

PGA(PinGridArrayPackage)芯片封裝形式在芯片的內(nèi)外有多個(gè)方陣形的插針，每個(gè)方陣形插針沿芯片的四周間隔一定距離排列。根據(jù)引腳數(shù)目的多少，可以圍成2-5圈。安裝時(shí)，將芯片插入專門(mén)的PGA插座。為使CPU能夠更方便地安裝和拆卸，從486芯片開(kāi)始，出現(xiàn)一種名為ZIF的CPU插座，專門(mén)用來(lái)滿足PGA封裝的CPU在安裝和拆卸上的要求。

ZIF(ZeroInsertionForceSocket)是指零插拔力的插座。把這種插座上的扳手輕輕抬起，CPU就可很容易、輕松地插入插座中。然后將扳手壓回原處，利用插座本身的特殊結(jié)構(gòu)生成的擠壓力，將CPU的引腳與插座牢牢地接觸，絕對(duì)不存在接觸不良的問(wèn)題。而拆卸CPU芯片只需將插座的扳手輕輕抬起，則壓力解除，CPU芯片即可輕松取出。

PGA封裝具有以下特點(diǎn)：

1.插拔操作更方便，可靠性高。

2.可適應(yīng)更高的頻率。

Intel系列CPU中，80486和Pentium、PentiumPro均采用這種封裝形式。

四、BGA球柵陣列封裝

隨著集成電路技術(shù)的發(fā)展，對(duì)集成電路的封裝要求更加嚴(yán)格。這是因?yàn)榉庋b技術(shù)關(guān)系到產(chǎn)品的功能性，當(dāng)IC的頻率超過(guò)100MHz時(shí)，傳統(tǒng)封裝方式可能會(huì)產(chǎn)生所謂的“CrossTalk”現(xiàn)象，而且當(dāng)IC的管腳數(shù)大于208Pin時(shí)，傳統(tǒng)的封裝方式有其困難度。因此，除使用QFP封裝方式外，現(xiàn)今大多數(shù)的高腳數(shù)芯片（如圖形芯片與芯片組等）皆轉(zhuǎn)而使用BGA(BallGridArrayPackage)封裝技術(shù)。BGA一出現(xiàn)便成為CPU、主板上南/北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。

BGA封裝技術(shù)又可詳分為五大類(lèi)：

1.PBGA（PlasricBGA）基板：一般為2-4層有機(jī)材料構(gòu)成的多層板。Intel系列CPU中，PentiumII、III、IV處理器均采用這種封裝形式。

2.CBGA（CeramicBGA）基板：即陶瓷基板，芯片與基板間的電氣連接通常采用倒裝芯片（FlipChip，簡(jiǎn)稱FC）的安裝方式。Intel系列CPU中，PentiumI、II、PentiumPro處理器均采用過(guò)這種封裝形式。

3.FCBGA（FilpChipBGA）基板：硬質(zhì)多層基板。

4.TBGA（TapeBGA）基板：基板為帶狀軟質(zhì)的1-2層PCB電路板。

5.CDPBGA（CarityDownPBGA）基板：指封裝中央有方型低陷的芯片區(qū)（又稱空腔區(qū)）。

BGA封裝具有以下特點(diǎn)：

1.I/O引腳數(shù)雖然增多，但引腳之間的距離遠(yuǎn)大于QFP封裝方式，提高了成品率。

2.雖然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，從而可以改善電熱性能。

3.信號(hào)傳輸延遲小，適應(yīng)頻率大大提高。

4.組裝可用共面焊接，可靠性大大提高。

BGA封裝方式經(jīng)過(guò)十多年的發(fā)展已經(jīng)進(jìn)入實(shí)用化階段。1987年，日本西鐵城（Citizen）公司開(kāi)始著手研制塑封球柵面陣列封裝的芯片（即BGA）。而后，摩托羅拉、康柏等公司也隨即加入到開(kāi)發(fā)BGA的行列。1993年，摩托羅拉率先將BGA應(yīng)用于移動(dòng)電話。同年，康柏公司也在工作站、PC電腦上加以應(yīng)用。直到五六年前，Intel公司在電腦CPU中（即奔騰II、奔騰III、奔騰IV等），以及芯片組（如i850）中開(kāi)始使用BGA，這對(duì)BGA應(yīng)用領(lǐng)域擴(kuò)展發(fā)揮了推波助瀾的作用。目前，BGA已成為極其熱門(mén)的IC封裝技術(shù)，其全球市場(chǎng)規(guī)模在2000年為12億塊，預(yù)計(jì)2005年市場(chǎng)需求將比2000年有70%以上幅度的增長(zhǎng)。

五、CSP芯片尺寸封裝

隨著全球電子產(chǎn)品個(gè)性化、輕巧化的需求蔚為風(fēng)潮，封裝技術(shù)已進(jìn)步到CSP(ChipSizePackage)。它減小了芯片封裝外形的尺寸，做到裸芯片尺寸有多大，封裝尺寸就有多大。即封裝后的IC尺寸邊長(zhǎng)不大于芯片的1.2倍，IC面積只比晶粒（Die）大不超過(guò)1.4倍。

CSP封裝又可分為四類(lèi)：

1.LeadFrameType(傳統(tǒng)導(dǎo)線架形式)，代表廠商有富士通、日立、Rohm、高士達(dá)（Goldstar）等等。

2.RigidInterposerType(硬質(zhì)內(nèi)插板型)，代表廠商有摩托羅拉、索尼、東芝、松下等等。

3.FlexibleInterposerType(軟質(zhì)內(nèi)插板型)，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表廠商包括通用電氣（GE）和NEC。

4.WaferLevelPackage(晶圓尺寸封裝)：有別于傳統(tǒng)的單一芯片封裝方式，WLCSP是將整片晶圓切割為一顆顆的單一芯片，它號(hào)稱是封裝技術(shù)的未來(lái)主流，已投入研發(fā)的廠商包括FCT、Aptos、卡西歐、EPIC、富士通、三菱電子等。

CSP封裝具有以下特點(diǎn)：

1.滿足了芯片I/O引腳不斷增加的需要。

2.芯片面積與封裝面積之間的比值很小。

3.極大地縮短延遲時(shí)間。

CSP封裝適用于腳數(shù)少的IC，如內(nèi)存條和便攜電子產(chǎn)品。未來(lái)則將大量應(yīng)用在信息家電（IA）、數(shù)字電視（DTV）、電子書(shū)（E-Book）、無(wú)線網(wǎng)絡(luò)WLAN／GigabitEthemet、ADSL／手機(jī)芯片、藍(lán)芽（Bluetooth）等新興產(chǎn)品中。

六、MCM多芯片模塊

為解決單一芯片集成度低和功能不夠完善的問(wèn)題，把多個(gè)高集成度、高性能、高可靠性的芯片，在高密度多層互聯(lián)基板上用SMD技術(shù)組成多種多樣的電子模塊系統(tǒng)，從而出現(xiàn)MCM(MultiChipModel)多芯片模塊系統(tǒng)。

MCM具有以下特點(diǎn)：

1.封裝延遲時(shí)間縮小，易于實(shí)現(xiàn)模塊高速化。

2.縮小整機(jī)/模塊的封裝尺寸和重量。

3.系統(tǒng)可靠性大大提高。

篇9

 

集成電路(IntegratedCircuit)產(chǎn)業(yè)是典型的知識(shí)密集型、技術(shù)密集型、資本密集和人才密集型的高科技產(chǎn)業(yè)，是關(guān)系國(guó)民經(jīng)濟(jì)和社會(huì)發(fā)展全局的基礎(chǔ)性、先導(dǎo)性和戰(zhàn)略性產(chǎn)業(yè)，是新一代信息技術(shù)產(chǎn)業(yè)發(fā)展的核心和關(guān)鍵，對(duì)其他產(chǎn)業(yè)的發(fā)展具有巨大的支撐作用。經(jīng)過(guò)30多年的發(fā)展，我國(guó)集成電路產(chǎn)業(yè)已初步形成了設(shè)計(jì)、芯片制造和封測(cè)三業(yè)并舉的發(fā)展格局，產(chǎn)業(yè)鏈基本形成。但與國(guó)際先進(jìn)水平相比，我國(guó)集成電路產(chǎn)業(yè)還存在發(fā)展基礎(chǔ)較為薄弱、企業(yè)科技創(chuàng)新和自我發(fā)展能力不強(qiáng)、應(yīng)用開(kāi)發(fā)水平急待提高、產(chǎn)業(yè)鏈有待完善等問(wèn)題。在集成電路產(chǎn)業(yè)中，集成電路設(shè)計(jì)是整個(gè)產(chǎn)業(yè)的龍頭和靈魂。而我國(guó)集成電路設(shè)計(jì)產(chǎn)業(yè)的發(fā)展遠(yuǎn)滯后于計(jì)算機(jī)與通信產(chǎn)業(yè)，集成電路設(shè)計(jì)人才嚴(yán)重匱乏，已成為制約行業(yè)發(fā)展的瓶頸。因此，培養(yǎng)大量高水平的集成電路設(shè)計(jì)人才，是當(dāng)前集成電路產(chǎn)業(yè)發(fā)展中一個(gè)亟待解決的問(wèn)題，也是高校微電子等相關(guān)專業(yè)改革和發(fā)展的機(jī)遇和挑戰(zhàn)。[1_4]

 

一、集成電路版圖設(shè)計(jì)軟件平臺(tái)

 

為了滿足新形勢(shì)下集成電路人才培養(yǎng)和科學(xué)研究的需要，合肥工業(yè)大學(xué)(以下簡(jiǎn)稱"我校”從2005年起借助于大學(xué)計(jì)劃。我校相繼開(kāi)設(shè)了與集成電路設(shè)計(jì)密切相關(guān)的本科課程，如集成電路設(shè)計(jì)基礎(chǔ)、模擬集成電路設(shè)計(jì)、集成電路版圖設(shè)計(jì)與驗(yàn)證、超大規(guī)模集成電路設(shè)計(jì) 、 ASIC設(shè)計(jì)方法、硬件描述語(yǔ)言等。同時(shí)對(duì)課程體系進(jìn)行了修訂，注意相關(guān)課程之間相互銜接，關(guān)鍵內(nèi)容不遺漏，突出集成電路設(shè)計(jì)能力的培養(yǎng)，通過(guò)對(duì)課程內(nèi)容的精選、重組和充實(shí)，結(jié)合實(shí)驗(yàn)教學(xué)環(huán)節(jié)的開(kāi)展，構(gòu)成了系統(tǒng)的集成電路設(shè)計(jì)教學(xué)過(guò)程。56]

 

集成電路設(shè)計(jì)從實(shí)現(xiàn)方法上可以分為三種：全定制(fullcustom)、半定制(Semi-custom)和基于FPGA/CPLD可編程器件設(shè)計(jì)。全定制集成電路設(shè)計(jì)，特別是其后端的版圖設(shè)計(jì),涵蓋了微電子學(xué)、電路理論、計(jì)算機(jī)圖形學(xué)等諸多學(xué)科的基礎(chǔ)理論，這是微電子學(xué)專業(yè)的辦學(xué)重要特色和人才培養(yǎng)重點(diǎn)方向，目的是給本科專業(yè)學(xué)生打下堅(jiān)實(shí)的設(shè)計(jì)理論基礎(chǔ)。

 

在集成電路版圖設(shè)計(jì)的教學(xué)中，采用的是中電華大電子設(shè)計(jì)公司設(shè)計(jì)開(kāi)發(fā)的九天EDA軟件系統(tǒng)(ZeniEDASystem),這是中國(guó)唯1的具有自主知識(shí)產(chǎn)權(quán)的EDA工具軟件。該軟件與國(guó)際上流行的EDA系統(tǒng)兼容，支持百萬(wàn)門(mén)級(jí)的集成電路設(shè)計(jì)規(guī)模，可進(jìn)行國(guó)際通用的標(biāo)準(zhǔn)數(shù)據(jù)格式轉(zhuǎn)換，它的某些功能如版圖編輯、驗(yàn)證等已經(jīng)與國(guó)際產(chǎn)品相當(dāng)甚至更優(yōu)，已經(jīng)在商業(yè)化的集成電路設(shè)計(jì)公司以及東南大學(xué)等國(guó)內(nèi)二十多所高校中得到了應(yīng)用，特別是在模擬和高速集成電路的設(shè)計(jì)中發(fā)揮了強(qiáng)大的功能，并成功開(kāi)發(fā)出了許多實(shí)用的集成電路芯片。

 

九天EDA軟件系統(tǒng)包括設(shè)計(jì)管理器，原理圖編輯器，版圖編輯工具，版圖驗(yàn)證工具，層次版圖設(shè)計(jì)規(guī)則檢查工具，寄生參數(shù)提取工具，信號(hào)完整性分析工具等幾個(gè)主要模塊，實(shí)現(xiàn)了從集成電路電路原理圖到版圖的整個(gè)設(shè)計(jì)流程。

 

二、集成電路版圖設(shè)計(jì)的教學(xué)目標(biāo)

 

根據(jù)培養(yǎng)目標(biāo)結(jié)合九天EDA軟件的功能特點(diǎn)，在本科生三年級(jí)下半學(xué)期開(kāi)設(shè)了為期一周的以九天EDA軟件為工具的集成電路版圖設(shè)計(jì)課程。

 

在集成電路版圖設(shè)計(jì)的教學(xué)中，首先對(duì)集成電路設(shè)計(jì)的_些相關(guān)知識(shí)進(jìn)行回顧，介紹版圖設(shè)計(jì)的基礎(chǔ)知識(shí)，如集成電路設(shè)計(jì)流程，CMOS基本工藝過(guò)程，版圖的基本概念，版圖的相關(guān)物理知識(shí)及物理結(jié)構(gòu)，版圖設(shè)計(jì)的基本流程，版圖的總體設(shè)計(jì)，布局規(guī)劃以及標(biāo)準(zhǔn)單元的版圖設(shè)計(jì)等。然后結(jié)合上機(jī)實(shí)驗(yàn)，講解Unix和Linux操作系統(tǒng)的常用命令，詳細(xì)闡述基于標(biāo)準(zhǔn)單元庫(kù)的版圖設(shè)計(jì)流程，指導(dǎo)學(xué)生使用ZeniSE繪制電路原理圖，使用ZeniPDT進(jìn)行NMOS/PMOS以及反相器的簡(jiǎn)單版圖設(shè)計(jì)。在此基礎(chǔ)上，讓學(xué)生自主選擇_些較為復(fù)雜的單元電路進(jìn)行設(shè)計(jì)，如數(shù)據(jù)選擇器、MOS差分放大器電路、二四譯碼器、基本RS觸發(fā)器、六管MOS靜態(tài)存儲(chǔ)單元等，使學(xué)生能深入理解集成電路版圖設(shè)計(jì)的概念原理和設(shè)計(jì)方法。最后介紹版圖驗(yàn)證的基本思想及實(shí)現(xiàn)，包括設(shè)計(jì)規(guī)則的檢查(DRC),電路參數(shù)的檢查(ERC),網(wǎng)表一致性檢查(LVS),指導(dǎo)學(xué)生使用ZeniVERI等工具進(jìn)行版圖驗(yàn)證、查錯(cuò)和修改。7]

 

集成電路版圖設(shè)計(jì)的教學(xué)目標(biāo)是：

 

第熟練掌握華大EDA軟件的原理圖編輯器ZeniSE、版圖編輯模塊ZeniPDT以及版圖驗(yàn)證模塊ZeniVER丨等工具的使用;了解工藝庫(kù)的概念以及工藝庫(kù)文件technology的設(shè)置，能識(shí)別基本單元的版圖，根據(jù)版圖信息初步提取出相應(yīng)的邏輯圖并修改，利用EDA工具ZSE畫(huà)出電路圖并說(shuō)明其功能，能夠根據(jù)版圖提取單元電路的原理圖。

 

第二，能夠編寫(xiě)設(shè)計(jì)版圖驗(yàn)證命令文件(commandfile)。版圖驗(yàn)證需要四個(gè)文件(DRC文件、ERC文件、NE文件和LVS文件)來(lái)支持，要求學(xué)生能夠利用ZeniVER丨進(jìn)行設(shè)計(jì)規(guī)則檢查DRC驗(yàn)證并修改版圖、電學(xué)規(guī)則檢查(ERC)、版圖網(wǎng)表提取(NE)、利用LDC工具進(jìn)行LVS驗(yàn)證，利用LDX工具進(jìn)行LVS的查錯(cuò)及修改等。

 

第三，能夠基本讀懂和理解版圖設(shè)計(jì)規(guī)則文件的含義。版圖設(shè)計(jì)規(guī)則規(guī)定了集成電路生產(chǎn)中可以接受的幾何尺寸要求和可以達(dá)到的電學(xué)性能，這些規(guī)則是電路設(shè)計(jì)師和工藝工程師之間的_種互相制約的聯(lián)系手段，版圖設(shè)計(jì)規(guī)則的目的是使集成電路設(shè)計(jì)規(guī)范化，并在取得最佳成品率和確保電路可靠性的前提下利用這些規(guī)則使版圖面積盡可能做到最小。

 

第四，了解版圖庫(kù)的概念。采用半定制標(biāo)準(zhǔn)單元方式設(shè)計(jì)版圖，需要有統(tǒng)一高度的基本電路單元版圖的版圖庫(kù)來(lái)支持，這些基本單元可以是不同類(lèi)型的各種門(mén)電路，也可以是觸發(fā)器、全加器、寄存器等功能電路，因此，理解并學(xué)會(huì)版圖庫(kù)的建立也是版圖設(shè)計(jì)教學(xué)的一個(gè)重要內(nèi)容。

 

三、CMOS反相器的版圖設(shè)計(jì)的教學(xué)實(shí)例介紹

 

下面以一個(gè)標(biāo)準(zhǔn)CMOS反相器來(lái)簡(jiǎn)單介紹一下集成電路版圖設(shè)計(jì)的一般流程。

 

1.內(nèi)容和要求

 

根據(jù)CMOS反相器的原理圖和剖面圖，初步確定其版圖;使用EDA工具PDT打開(kāi)版圖編輯器;在版圖編輯器上依次畫(huà)出P管和N管的有源區(qū)、多晶硅及接觸孔等;完成必要的連線并標(biāo)注輸入輸出端。

 

2.設(shè)計(jì)步驟

 

根據(jù)CMOS反相器的原理圖和剖面圖，在草稿紙上初步確定其版圖結(jié)構(gòu)及構(gòu)成;打開(kāi)終端，進(jìn)入pdt文件夾，鍵入pdt,進(jìn)入ZeniPDT版圖編輯器;讀懂版圖的層次定義的文件，確定不同層次顏色的對(duì)應(yīng)，熟悉版圖編輯器各個(gè)命令及其快捷鍵的使用;在版圖編輯器上初步畫(huà)出反相器的P管和N管;檢查畫(huà)出的P管和N管的正確性，并作必要的修改，然后按照原理圖上的連接關(guān)系作相應(yīng)的連線，最后檢查修改整個(gè)版圖。

 

3.版圖驗(yàn)證

 

打開(kāi)終端，進(jìn)入zse文件夾，鍵入zse,進(jìn)入ZeniSE原理圖編輯器，正確畫(huà)出CMOS反相器的原理圖并導(dǎo)出其網(wǎng)表文件;調(diào)出版圖設(shè)計(jì)的設(shè)計(jì)規(guī)則文件，閱讀和理解其基本語(yǔ)句的含義，對(duì)其作相應(yīng)的路徑和文件名的修改以滿足物理驗(yàn)證的要求;打開(kāi)終端，進(jìn)入pdt文件夾，鍵入pdt，進(jìn)入ZeniPDT版圖編輯器，調(diào)出CMOS反相器的版圖，在線進(jìn)行DRC驗(yàn)證并修改版圖;對(duì)網(wǎng)表一致性檢查文件進(jìn)行路徑和文件名的修改，利用LDC工具進(jìn)行LVS驗(yàn)證;如果LVS驗(yàn)證有錯(cuò)，貝懦要調(diào)用LDX工具，對(duì)版圖上的錯(cuò)誤進(jìn)行修改。

 

4.設(shè)計(jì)提示

 

要很好的理解版圖設(shè)計(jì)的過(guò)程和意義，應(yīng)對(duì)MOS結(jié)構(gòu)有一個(gè)深刻的認(rèn)識(shí);需要對(duì)器件做襯底接觸，版圖實(shí)現(xiàn)上襯底接觸直接做在電源線上;接觸孔的大小應(yīng)該是一致的，在不違反設(shè)計(jì)規(guī)則的前提下,接觸孔應(yīng)盡可能的多，金屬的寬度應(yīng)盡可能寬;繪制圖形時(shí)可以多使用〃復(fù)制"操作，這樣可以大大縮小工作量，且設(shè)計(jì)的圖形滿足要求并且精確;注意P管和N管有源區(qū)的大小，一般在版圖設(shè)計(jì)上，P管和N管大小之比是2:1;注意整個(gè)版圖的整體尺寸的合理分配，不要太大也不要太小;注意不同的層次之間應(yīng)該保持一定的距離，層次本身的寬度的大小要適當(dāng)，以滿足設(shè)計(jì)規(guī)則的要求。四、基本MOS差分放大器版圖設(shè)計(jì)的設(shè)計(jì)實(shí)例介紹在基本MOS差分放大器的版圖設(shè)計(jì)中，要求學(xué)生理解構(gòu)成差分式輸入結(jié)構(gòu)的原理和組成結(jié)構(gòu)，畫(huà)出相應(yīng)的電路原理圖，進(jìn)行ERC檢查，然后根據(jù)電路原理圖用PDT工具上繪制與之對(duì)應(yīng)的版圖。當(dāng)將基本的版圖繪制好之后，對(duì)版圖里的輸入、輸出端口以及電源線和地線進(jìn)行標(biāo)注，然后利用幾何設(shè)計(jì)規(guī)則文件進(jìn)行在線DRC驗(yàn)證，利用版圖與電路圖的網(wǎng)表文件進(jìn)行LVS檢查，修改其中的錯(cuò)誤并優(yōu)化版圖，最后全部通過(guò)檢查，設(shè)計(jì)完成。

 

五、結(jié)束語(yǔ)

 

集成電路版圖設(shè)計(jì)的教學(xué)環(huán)節(jié)使學(xué)生鞏固了集成電路設(shè)計(jì)方面的理論知識(shí)，提高了學(xué)生在集成電路設(shè)計(jì)過(guò)程中分析問(wèn)題和解決問(wèn)題的能力，為今后的職業(yè)生涯和研究工作打下堅(jiān)實(shí)的基礎(chǔ)。因此，在今后的教學(xué)改革工作中，除了要繼續(xù)提高教師的理論教學(xué)水平外，還必須高度重視以EDA工具和設(shè)計(jì)流程為核心的實(shí)踐教學(xué)環(huán)節(jié)，努力把課堂教學(xué)和實(shí)際設(shè)計(jì)應(yīng)用緊密結(jié)合在一起，培養(yǎng)學(xué)生的實(shí)際設(shè)計(jì)能力，開(kāi)闊學(xué)生的視野，在實(shí)驗(yàn)項(xiàng)目和實(shí)驗(yàn)內(nèi)容上進(jìn)行新的探索和實(shí)踐。

 

參考文獻(xiàn)：

 

[1]孫玲.關(guān)于培養(yǎng)集成電路專業(yè)應(yīng)用型人才的思考[J].中國(guó)集成電路,2007,(4):19-22.

 

[2]段智勇，弓巧俠，羅榮輝，等.集成電路設(shè)計(jì)人才培養(yǎng)課程體系改革[J].電氣電子教學(xué)學(xué)報(bào),2010,(5):25-26.

 

[3]唐俊龍，唐立軍，文勇軍，等.完善集成電路設(shè)計(jì)應(yīng)用型人才培養(yǎng)實(shí)踐教學(xué)的探討J].中國(guó)電力教育,2011,(34):35-36.

 

[4]肖功利，楊宏艷.微電子學(xué)專業(yè)丨C設(shè)計(jì)人才培養(yǎng)主干課程設(shè)置[J].桂林電子科技大學(xué)學(xué)報(bào),2009,(4):338-340.

 

[5]竇建華，毛劍波，易茂祥九天”EDA軟件在"中國(guó)芯片工程〃中的作用[J].合肥工業(yè)大學(xué)學(xué)報(bào)(社會(huì)科學(xué)版),2008,(6):154-156.

 

[6]易茂祥，毛劍波，楊明武，等.基于華大EDA軟件的實(shí)驗(yàn)教學(xué)研究[J].實(shí)驗(yàn)科學(xué)與技術(shù)，2006,(5):71-73.

篇10

1什么是微電子技術(shù)

微電子技術(shù)是在電子電路和電子系統(tǒng)的超小型化及微型化過(guò)程中逐漸形成和發(fā)展起來(lái)的，以集成電路為核心的電子技術(shù)。是由電路設(shè)計(jì)、工藝技術(shù)、檢測(cè)技術(shù)、材料配置及物理組裝等形成的技術(shù)體系。

2微電子技術(shù)的特征

微電子技術(shù)是在傳統(tǒng)的電子技術(shù)基礎(chǔ)上發(fā)展起來(lái)的。之所以稱之為“微電子”，顧名思義就是由于它是在微小的范疇內(nèi)的一種先進(jìn)技術(shù)，其特征是“四微”：

（1）它對(duì)信號(hào)的加工處理是在一種固體內(nèi)的微觀電子運(yùn)動(dòng)中實(shí)現(xiàn)的；

（2）它的工作范圍是固體的微米級(jí)甚至晶格級(jí)微區(qū)；

（3）對(duì)信號(hào)的傳遞交換只在極微小的尺度內(nèi)進(jìn)行；

（4）它的容積很大，可以把一個(gè)電子功能部件，甚至一個(gè)子系統(tǒng)集成在一個(gè)微型芯片上。總之，微電子技術(shù)是指在幾乎肉眼看不見(jiàn)的范圍內(nèi)進(jìn)行工作的一種獨(dú)特而神奇的特種技術(shù)。

3微電子的發(fā)展趨勢(shì)

當(dāng)代微電子技術(shù)正在向著高集成度、高速、低功耗、低成本的方向發(fā)展。它的進(jìn)步主要借助于以下幾個(gè)方面：

3.1制造工藝的改進(jìn)

在制造工藝方面由最初的單層平面分布發(fā)展到后來(lái)的多層工藝（有多層高密度和多層多功能兩種方式），以降低成本，增加功能。采用人工超晶格工藝（一種用人工控制晶體晶格大小制造晶體的新工藝），制造的器件叫超晶格半導(dǎo)體器件。這種器件的速度比硅半導(dǎo)體器件快10-100倍。使用敏感集成電路（在一塊芯片上同時(shí)集成各種敏感元件及外圍電路），可以縮小體積，降低成本，提高可靠性，增加功能。系統(tǒng)的集成方法將從二維結(jié)構(gòu)向三維立體結(jié)構(gòu)發(fā)展，這樣會(huì)實(shí)現(xiàn)集成度的新突破，為集成電路的發(fā)展拓出一條新的可行之路。集成電路面世以來(lái)便以集成度每三年便翻兩番的摩爾定律發(fā)展。

3.2材料的更新

科學(xué)家正廣泛地探索以新材料取代硅晶體的可行途徑。隨著微電子技術(shù)的高速發(fā)展，硅材料的局限性已逐步暴露出來(lái)。采用砷化鎵、磷化銦等氧化物半導(dǎo)體材料和超導(dǎo)材料、金剛石材料制造集成電路，可以提高集成電路的開(kāi)關(guān)速度、抗輻射能力和工作溫度（金剛石集成電路可在500℃-700℃下正常工作）。2000年2月12日，德國(guó)埃森大學(xué)和漢諾威大學(xué)宣布聯(lián)合研制成功在硅板上生長(zhǎng)鍺半導(dǎo)體，由此制成的集成電路其開(kāi)關(guān)速度將大大快于硅集成電路。同時(shí)，采用在有機(jī)物原子的化學(xué)鏈中儲(chǔ)存信息的技術(shù)所研制的“生物芯片”也取得了一些進(jìn)展。

3.3芯片尺寸的增大

芯片尺寸的增大可為集成度的提高提供物質(zhì)基礎(chǔ)，并且芯片尺寸越大，集成電路的平均成本越低。1998年，芯片尺寸已由原來(lái)的3-4英寸，增大到8-10英寸。目前已經(jīng)達(dá)到12英寸。預(yù)計(jì)今后幾年芯片的容量將達(dá)到令人震驚的程度，即一個(gè)芯片上可包含10億個(gè)元件，其電路僅有幾個(gè)原子那么薄。這必然會(huì)帶來(lái)芯片功能密度和性能價(jià)格比的大幅度提高。

4微電子技術(shù)發(fā)展需要突破的技術(shù)層次

（1）微細(xì)加工關(guān)鍵的加工工藝---光刻技術(shù)還是一個(gè)大問(wèn)題。

（2）互連技術(shù)的可靠性問(wèn)題還有待研究開(kāi)發(fā)。

（3）新型器件結(jié)構(gòu)新型材料體系還大有潛力刻挖。

5微電子技術(shù)的廣泛應(yīng)用

微電子技術(shù)不僅使電子設(shè)備和系統(tǒng)的微型化成為可能，更重要的是它引起了電子設(shè)備和系統(tǒng)的設(shè)計(jì)、工藝、封裝等的巨大變革。所有的傳統(tǒng)元器件，如晶體管、電阻、連線等，都將以整體的形式互相連接，設(shè)計(jì)的出發(fā)點(diǎn)不再是單個(gè)元器件，而是整個(gè)系統(tǒng)或設(shè)備。

除了計(jì)算機(jī)以外，微電子技術(shù)在其他方面的應(yīng)用也是相當(dāng)廣泛的。從通信衛(wèi)星、軍事雷達(dá)、無(wú)人機(jī)、信息高速公路，到程控電話、手機(jī)、GPS，從氣象預(yù)報(bào)、遙感、遙測(cè)、醫(yī)療衛(wèi)生、能源、交通，到環(huán)境工程、自動(dòng)化生產(chǎn)、日常生活，各個(gè)領(lǐng)域無(wú)不滲透著微電子技術(shù)。

微電子技術(shù)對(duì)電子產(chǎn)品的消費(fèi)者市場(chǎng)也產(chǎn)生了深遠(yuǎn)的影響。價(jià)廉、可靠、體積小、重量輕的微電子產(chǎn)品層出不窮。而落戶于各式各樣的普及型產(chǎn)品之中，進(jìn)入普通百姓家。例如電子玩具、游戲機(jī)、學(xué)習(xí)機(jī)以及其他家用電器產(chǎn)品等。就連汽車(chē)這種傳統(tǒng)的機(jī)械產(chǎn)品也滲透進(jìn)了微電子技術(shù)，采用微電子技術(shù)的電子引擎監(jiān)控系統(tǒng)、汽車(chē)安全防盜系統(tǒng)、現(xiàn)代汽車(chē)上有時(shí)甚至要有十幾到幾十個(gè)微處理器。

微電子技術(shù)發(fā)展日新月異，令人興奮不已。它對(duì)我們工作、生活和生產(chǎn)的影響無(wú)法估量。

參考文獻(xiàn)

[1]李凈，唐紅潔編著.第五章：新編現(xiàn)代科技概論[M].北京：中國(guó)政法大學(xué)出社，2008（11）.

[2]宗占國(guó)主編.第二章：微電子技術(shù)與計(jì)算機(jī)技術(shù)[M].北京：高等教育出版社，2008（05）.

作者單位

92823部隊(duì)二中隊(duì)海南省三亞市572021