跳頻通信信號源研究論文

導語：跳頻通信信號源研究論文一文來源于網友上傳，不代表本站觀點，若需要原創文章可咨詢客服老師，歡迎參考。

1基于FPGA和DDS技術的跳頻信號源設計

跳頻信號源即為載波頻率按照一定跳頻圖案跳變的信號發生器。設計一個性能優異的跳頻信號源，困難在于其優良的頻譜性能。筆者提出了一種基于FPGA12和DDS技術的跳頻圖案的設計方案。指標如下：600跳／秒跳速；20個跳頻點；3．4MHz跳頻基帶；68MHz跳頻帶寬；106．78MHz～172．14MHz跳頻頻率中20個頻點。DDS采用AD公司的最新頻率合成器件AD9852，寫頻率控制字采用ALTARA公司的可編程邏輯器件APEX20K系列中的EP20K100，其邏輯資源為10萬門，兩者通過40針總線接口相連3。其中，FPGA完成存儲頻率控制字、定時寫入頻率控制字的功能，AD9852則實現頻率合成輸出。頻率合成器DDS是跳頻信號源中的一個關鍵部件，其原理如圖2所示。這種頻率合成器工作頻率高，可達GHz數量級；分辨率高，可達1Hz以下，穩定度高；體積小，重量輕，集成度高，這些都是其他頻率合成器件難以比擬的。AD9852是近年推出的高速芯片，具有小型的80管腳表貼封裝形式，其時鐘頻率為300MHz，并帶有兩個12位高速正交D／A轉換器、兩個48位可編程頻率寄存器、兩個14位可編程相位移位寄存器、12位幅度調制器和可編程的波形開關鍵功能，并有單路FSK和BPSK數據接口，易產生單路線性或非線性調頻信號。當采用標準時鐘源時，AD9852可產生高穩定的頻率、相位、幅度可編程的正、余弦輸出，可用作捷變頻本地振蕩器和各種波形產生器。AD9852提供了48位的頻率分辨率，相位量化到14位，保證了極高頻率分辨率和相位分辯率，極好的動態性能。其頻率轉換速度可達每秒100×106個頻率點。在高速時鐘產生器應用中，可采用外接300MHz時鐘或外接低頻時鐘倍頻兩種方式，給電路板帶來了極大的方便，同時也避免了采用高頻時鐘帶來的問題。在AD9852芯片內部時鐘輸入端有4～20倍可編程參考時鐘鎖相倍頻電路，外部只需輸入一低頻參考時鐘60MHz，通過AD9852芯片內部的倍頻即可獲得300MHz內部時鐘。300MHz的外部時鐘也可以采用單端或差分輸入方式直接作為時鐘源。AD9852采用＋3．3V供電，降低了器件的功耗。工作溫度范圍在－40°C～＋85°C。

本文采用AD9852所設計的頻率合成器結構如圖3所示。DDS模塊分成二路輸出：（1）第一路輸出

100MHz～150MHz信號；（2）第二路輸出150MHz～200MHz信號。其中DDS輸出12．5MHz～25MHz的信號，經SWCON開關分成兩路輸出，一路輸出12．5MHz～18．75MHz信號，經放大倍頻、濾波，輸出100MHz～150MHz信號；另一路輸出18．75MHz～25MHz的信號經放大倍頻、濾波輸出150MHz～200MHz信號。

2FPGA與DDS接口設計

FPGA主要完成從外部向DDS寫入頻率控制字功能，其中頻率控制字存儲在FPGA內部RAM單元中。雙方通過40針總線連接，其中信號線為：8位數據線、6位地址線、復位信號、updateclk（頻率跳變信號）、swcon（開關：高頻段和低頻段轉換信號，當swcon為低時輸出高頻段，當swcon為高時，輸出低頻段）、wr（寫信號）。

AD9852用于頻率合成時工作在單頻模式（singletonemode）其工作時序關系如圖4所示。

由圖4可以看出，首先必須對AD9852復位。復位信號為高有效，然后寫入頻率控制字，當updateclk有效時，即有頻率F1輸出。其中AD9852寫入頻率控制字分為并行寫入和串行寫入兩種模式，本文采用FPGA并行寫入方式。AD9852并行寫入頻率控制字時序關系如圖5所示。基于以上AD9852的

工作時序關系，設計的FPGA－DDS接口如圖6所示。發射FPGA采用一塊ALTERA公司的APEX20K100系列芯片，該芯片邏輯單元為4160個，最大RAM容量為53，248bit，完全能夠滿足生成跳頻圖案的要求。圖6中update為AD9852頻率字更新信號，根據指標要求按1／600s更新一次頻率。圖6中20進制計數器對update信號進行20進制計數。每計數一次，16進制計數器控制ROM的低位地址輸出一組頻率控制字，由AD9852合成一個頻率；當計滿20次時，則依次輸出20個頻點。20組頻率控制字依次存放在FPGA內部RAM單元內，由外部地址信號驅動其按順序輸出。若要改變跳頻圖案，只需改變20組頻率控制字存放順序，或者改變外部地址信號驅動順序即可。采用頻譜儀觀察結果如圖7所示。由圖7可以看出，頻譜均勻分布在100MHz～170MHz之間，各項指標均達到預期要求。

本文討論了一種基于FPGA及DDS技術設計的跳頻信號源。從實驗結果可以看出，各頻點具有純凈的頻譜結構、等間隔的跳頻帶寬。樣機測試結果證明所設計的信號源完全滿足指標要求。

摘要：介紹了一種基于FPGA和DDS（DirectDigitalSynthesizer）技術的跳頻信號源實現方案。DDS采用AD公司的最新頻率合成器件AD9852，其中頻率控制字存儲在FPGA內部RAM單元中，FPGA通過40針總線接口向AD9852寫入頻率控制字。該信號源具有可編程、可升級的優點。

關鍵詞：DDSFPGA頻率合成器跳頻通信